怎么下降MIPS CPU 50%的动态功耗

设计CPU需要很多技巧和努力。拿到一个CPU设计并降低其50%的动态功耗需要一系列特殊的技巧,这也是CPU设计人员漫长职业生涯的要取得的技能之一。在成功推出第一款PowerVR Rouge GPU的

广告

胪陈DRAM、SDRAM及DDR SDRAM的概念

DRAM (动态随机访问存储器)对设计人员特别具有吸引力,因为它提供了广泛的性能,用于各种计算机和嵌入式系统的存储系统设计中。本文概括阐述了DRAM 的概念,及介绍了SDRAM、DDR SDRAM、

模仿基础知识: 高速PCB规划

21ic讯 什么是高速印刷电路板(PCB)? 什么影响了PCB设计中的带宽? 这是我们在创建高速PCB设计时,设计人员提出的一部分常见问题与解答。由于PCB布局会极大地影响电路性能、设计时间和设计成本

由单一输入电压完成别离供电轨的改善拓扑结构(二)

标签:模拟 电子 IT 电路小信号分析和环路补偿SEPIC-Cuk转换器的完整小信号分析超出了本文的范围,不过,利用本应用笔记提供的方程式,设计人员应能正确补偿其设计。ADP161x SEPIC-C

关于根据FPGA渠道的手持式频谱分析仪的完成原理

课题研究的目的和意义频谱分析仪可以方便设计人员确定干扰信号的频率范围,以便选择合理的滤波方案,但一般的频谱分析仪体积较大,不便于工业现场使用,因此设计手持式频谱分析仪,便于携带,功耗低,可长时间记录数

硬核浮点DSP的FPGA或替代高性能核算GPGPU

近来,Altera公司推出业界首款浮点FPGA,它集成了硬核IEEE754兼容浮点运算功能,提高了DSP性能、设计人员的效能和逻辑效率。据悉,硬核浮点DSP模块集成在Altera20nmArria10

选用Altera 10代FPGA完成低延时小尺度规划

由于电子设计日渐复杂,设计人员通常需要采用各种不同类型的功能,但他们无法具备所有的专业知识、资源和时间。这促使了半导体知识产权(SIP)市场的增长,预计2017年将达到57亿美元。某些复杂设计使用的各

查找射频嵌入式体系中的噪声来历

在把射频芯片或模块集成到典型的嵌入式系统中时,设计人员必须面临的一项常见任务是追踪和消除噪声和杂散信号。潜在的噪声来源包括:开关电源、来自系统其它部分的数字噪声、以及外部噪声来源。在考虑噪声时,还应考

运算放大器电路固有噪声的剖析与丈量之放大器的内部噪声(1)

本文将讨论决定运算放大器 (op amp) 固有噪声的基本物理关系。集成电路设计人员在噪声和其他运算放大器参数之间进行了一些性能折衷的设计,而电路板和系统级设计人员将从中得到一些启发。另外,工程师们还

DIY手持多用示波表,体系解决方案,软硬件完成

一、项目概述1.1 引言示波器自1933年诞生至今已经有70多年的历史。它是电子电路设计人员用来观察波形的主要工具,它可以让设计人员直观的看到所要观测到的波形。因此,示波器在信号观测领域一直都扮演着非

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部