一条典型的ARM指令语法格式分为如下几个部分：opcode>{cond>}{S}Rd>,Rn>{,operand2>}其中，>内的项是必须的，{}内的项是可选的..
由于Verilog HDL和 VHDL 行为描述用于综合的历史还只有短短的几年，可综合风格的Verilog HDL 和VHDL的语法只是它们各自语言的一个子集。又由于HDL的可综合性研究近年来非常活跃
realloc()函数原型：extern void *realloc(void *mem_address, unsigned int newsize);语法：指针名=(数据类型*)
