在Verilog HDL语言中，信号有两种赋值方式：非阻塞赋值方式和阻塞赋值方式。块语句通常用来将两条或多条语句组合在一起，使其在格式上看更像一条语句。块语句有两种：一种是begin_end语句，通常
用always块设计纯组合逻辑电路时，在生成组合逻辑的always块中，参与赋值的所有信号都必须有明确的值，即在赋值表达式右端参与赋值的信号都必需在always @(敏感电平列表)中列出。
线网类型。 net type 表示 Verilog 结构化元件间的物理连线。它的值由驱动元件的值决定，例如连续赋值或门的输出。如果没有驱动元件连接到线网，线网的缺省值为 z 。
深入分析verilog阻塞和非阻塞赋值-学verilog 一个月了，在开发板上面写了很多代码，但是始终对一些问题理解的不够透彻，这里我们来写几个例子仿真出阻塞和非阻塞的区别
首先依次回答上篇提出的几个问题：第一个问题：如何避免状态机产生lacth 示例如下，通过在always(*)语句块中，添加默认赋值，ns_state = cs_state;alwa
我们接着上篇文章继续学习，上次提到了两种赋值语句，让我们接着往下学。1、块语句块语句包括两种，一个是顺序块，一个是并行块。(1)顺序快顺序快就好比C语言里的大括号&
深入了解void指针背后的机理-当使用关键字void声明指针变量时，它将成为通用指针变量。任何数据类型（char，int，float等）的任何变量的地址都可以赋值给void指针变量。
Linux中断（interrupt）子系统之一：中断流控处理层-通用中断子系统把几种常用的流控类型进行了抽象，并为它们实现了相应的标准函数，我们只要选择相应的函数，赋值给irq所对应的irq_desc结构的handle_irq字段中即可。
需要了解表达式，语句，变量与宏的一些概念-从语言的角度看，变量是一个左值，可以放在赋值运算符的左边接受一个值或者是右边用来给别的变量赋值，同时，变量也是一个表达式，这个表达式的值就是变量的值。
C语言的数据类型及其对应变量-初始化标识符iden是定义iden时给iden赋值，一个没有被赋值的iden里面存的是之前这块内存的值，就可能是任意的值，一不小心使用这样的标识符是十分危险的，所以一个好的习惯是定义一个标识符后立即初始化;另外一个原因是常量的值必须在初始化时确定，如果不进行初始化，那么这个常量以后永远都不能赋值了
