本着方便后来人，不用那么苦逼的去看英文资料，可以更快的入门，同时也为了这接近一年的时间天天写Verilog作结，马上就要去上一年课了，不用再写代码，也不用再熬夜咯。为了方便阐述，以一个简单的8路选择器