该文将评论晶振电路规划方案，并解说电路中的各个元器材的详细作用，而且在元器材数值的挑选上供给辅导。最终，就消除晶振不稳定和起振问题，最终文章还将给出了一些主张办法。
1 晶振的等效电气特性
（1） 概念
［1］ 晶片，石英晶体或晶体、晶振、石英晶体谐振器
从一块石英晶体上按必定方位角切下薄片。
［2］ 晶体振动器
在封装内部添加IC组成振动电路的晶体元件称为晶体振动器。
（2） 晶振等效电路
图1. 晶振的等效电路
图1 展现了晶振等效的电路。R是ESR串联等效阻抗，L和C分别是晶振等效电感和等效电容。Cp是晶振的伴身电容，其极性取决于晶振的极性。
图2 是晶振的电抗频谱线。
图2. 晶振的电抗频谱线
依据图 2，当晶振作业在串联谐振状况下时，电路就似一个纯电阻电路，感抗等于容抗（XL=XC）。串联谐振的频率为：
当晶振作业在并联谐振形式时，晶振表现为理性。该形式的作业频率由晶振的负载决议。关于并联谐振状况的晶振，晶振制造商应该指定负载电容CL。在这种形式下，振动频率由下式给出
在并联谐振形式下，电抗线中fs到fa的斜线区域内，经过调整晶振的负载，如图2，晶振都能够振动起来。
2 晶振电路的规划
图3所示为引荐的晶振振动电路图。这样的组成能够使晶振处于并联谐振形式。反相器在芯片内体现为一个AB型放大器，它将输入的电量相移大约180°后输出；而且由晶振，R1，C1和C2组成的π型网络发生别的180°的相移。所以整个环路的相移为360°。这满意了坚持振动的一个条件。其它的条件，比方正确起振和坚持振动，则要求闭环增益应≥1。
图3. 晶振振动器规划电路
反相器邻近的电阻Rf发生负反馈，它将反相器设定在中心补偿区邻近，使反相器作业在高增益线性区域。电阻值很高，规模一般在500KΩ ~2MΩ内。
图示的C1，C2便是为晶振作业在并联谐振状况下得到加载电容CL的电容。关于最优的加载电容CL的核算公式为：
这儿CS是PCB的漂移电容（stray capacitance），用于核算意图时，典型值为5pf。现在C1和C2挑选出来满意上面等式。一般挑选的C1和C2是大致持平的。C1和/或C2的数值较大，这提高了频率的稳定性，但减小了环路增益，或许引建议振问题。
R1是驱动限流电阻，主要功能是约束反相器输出，这样晶振不会被过驱动（over driven）。R1、C1组构成分压电路，这些元器材的数值是以这样的方法进行核算的：反相器的输出挨近rail-to-rail值，输入到晶振的信号是rail-to-rail的60%，一般实践是令R1的电阻值和的C1容抗值持平，即R1 ≈ XC1。这使晶振只取得反相器输出信号的一半。要一向保证晶振耗费的功率在厂商说明书规则规模内。过驱动会损坏晶振。
抱负状况下，反相器供给180°相移。可是，反相器的内涵推迟会发生额定相移，而这个额定相移与内涵推迟成份额。为保证环路全相移为n360°，π 型网络应依据反相器的推迟状况，供给小于180°的相移。R1的调整能够满意这一点。运用固定巨细的C1和C2，闭环增益和相位可随R1改变。假如上述两个条件均得到了满意，在一些使用中，R1能够疏忽掉。
一些芯片内置了悉数这些外部器材（Rf， R1， C1， and C2），因而消除了电路规划师的烦恼。这种状况下，只要把晶振连接在XTAL和XTAL引脚上即可。
提示：
挑选ESR小的晶振，有利于处理起振问题。较小的ESR能够添加环路增益。
在PCB板上缩短线路能够减小漂移电容。这也有利于处理晶振起振和振动频率的问题。
在作业的温度下和作业的电压规模内经常性测验一下电路，以保证晶振起振和继续振动。必要的时分调整元器材的数值。
为了取得最好作用，晶振的规划，用至少0.4 Vdd（峰峰值）的电平驱动时钟反相器。调理晶振不能满意要求。为了取得进一步的规划帮忙，请联络晶振制造商。
为了优化R1，咱们引荐先核算C1和C2（前面现已解说过怎么核算）。将R1替换成电位计，将其初始值设置到大约XC1。假如需求，调理电位计的设置，直到晶振起振并在稳态条件下坚持振动。
责任编辑：gt
