写在前面的话
本着便利后来人，不必那么苦逼的去看英文材料，能够更快的入门，一起也为了这挨近一年的时刻天天写Verilog作结，立刻就要去上一年课了，不必再写代码，也不必再熬夜咯。为了便利论述，以一个简略的8路挑选器作为比如。
初识ISE
如图 1所示为ISE的主界面(版别为ISE14.4 P.49d)，和大多书编译环境相同，在界面的下方是软件的信息栏，包含了控制台信息(里边包含了你所见工程的一切信息)，错误信息，正告信息，还有查询信息。假如你发现咱们的界面不相同，能够经过检查菜单栏中 View -> Panels 挑选显现这些信息或许不显现这些信息，如图 2所示。
8路挑选器第一步
首选要做的便是新建工程，请看图3，File -> New Project ，然后在弹出的对话框中挑选文件寄存的方位，以及文件的姓名，如图4所示。需求留意的是文件寄存的方位不能有中文途径，工程的姓名也不能有中文，且首字符不能为数字，那么咱们将咱们的工程命名为Test8to1，顶层模块的类型挑选HDL(hardware Description Language 硬件描绘言语)。然后点击Next。
