市场需求和技能支撑组成了便携式产品走向全面单芯化的两层推动力。用于便携式产品的SoC正在大规模地容纳包含ADC和PLL在内的模仿电路，单芯化规划有助于削减元件数量、芯片占板面积、BOM以及芯片功耗等。
集很多数字和模仿技能与一身的手机芯片是单芯化规划趋势的一个缩影。一个集成了基带、RF收发器、SRAM和PMU的SoC就简直组成一个完好的手机芯片计划。TI、英飞凌、NXP和高通现已连续推出了多个面向2G、2.5G和3G的单芯片计划。
即便是作为手机隶属功用，Wi-Fi和AM/FM接收器的单芯片也现已问世。9月Broadcom公司选用65纳米CMOS工艺首先制作出802.11n单芯片计划BCM4322。Silicon Laboratories在本年3月推出了单芯片的AM/FM接收器Si473x系列，大幅度削减了芯片体积和元器件数，随后又在最近首先在Si4734/35芯片中增加了短波承受的才能。Si473x用CMOS工艺把DSP与射频集成在单芯片上，DSP用作解码RDS（Radio Data System），一个8位MCU作为操控单元。Si473x由于选用了内置DSP的数字低中频架构，然后完成一些传统模仿架构产品无法做到的功用，例如：频段内彻底自动化的数字调谐才能，包含1kHz步进频率和可选择式通道带宽滤波器。
可是混合了数字/模仿信号的SoC正在面对出产工艺上的骑虎难下。出产数字电路的CMOS工艺现已从90nm 过度到65nm，而且正在向45nm行进。跟着出产工艺的进步，数字电路的驱动电压现已降到1V以下，经过下降驱动电压，可以下降功耗，这在便携式产品范畴是大势所趋。尽管模仿电路也在向130nm和90nm的工艺开展，驱动电压一路从2.5V降到1.8V，乃至是1.2V/1V。可是模仿电路驱动电压越低，电路越难驱动，尤其是运算发大器一旦降到1V以下，作业的稳定性就难以保证。
业界现已提出几种规划混合信号电路的办法，包含：数/模芯片别离，模仿工艺别离法和改动模仿芯片架构的新的模仿技能。数/模芯片别离法将模仿和数字的电路别离，并经过SiP的办法封装在一起，ADI公司上一年10月推出一款WiMax芯片组，将相同选用180nm制作的ADC/DAC和RF收发器集成，基带处理器选用90nm工艺出产。新的模仿芯片架构是将现在根据电压的运算和操控的办法转向根据时刻的处理，TI现已选用相似的DRP（数字射频处理）技能规划出集成基带和RF收发器的手机单芯片。除了TI，包含英飞凌在内的其他几家公司都在将单芯片的制作工艺面向65nm乃至45nm。
