全球抢先的低功耗可编程器材供货商 莱迪思半导体公司 近来宣告，推出全新软件解决方案Lattice Propel™，以加快开发根据莱迪思低功耗、小尺度FPGA的共同运用。Propel规划环境包含了完善的IP库（包含RISC-V处理器核和各类外设IP），可轻松完结组件装置，让不同水平的开发人员都能快速轻松地规划根据莱迪思FPGA的运用。Propel为通讯、核算、工业、轿车和消费电子市场的开发人员完结了运用开发的主动化。
为了在更杂乱的体系中运用FPGA的并行处理才能，规划人员在初次选用FPGA进行规划时，需求灵敏、易于运用的规划解决方案，最好能够集成一切必需的规划软件和IP，且简略易上手。 Lattice Propel开发东西选用按结构逐渐校对（correct-by-construction）规划办法，可主动履行大部分规划流程，然后简化全体体系开发。Lattice Propel将体系硬件和软件规划结合到一个东西结构中，因而软件开发人员能够在硬件准备就绪之前就开端创立体系软件，更快地将产品推向市场。
莱迪思半导体技能司理Gianluca Mariani标明：“莱迪思供给了完善的规划环境，支撑比如RISC-V之类的敞开标准，客户可运用咱们丰厚的处理器IP生态体系而无须购买专利技能和标准。当Lattice Propel规划环境结合FPGA的可从头编程特性，晋级现有硬件和软件来支撑新式技能和行业标准就变得适当简略，如渠道固件维护康复（PFR）标准。跟着Lattice Propel的发布，咱们在小尺度、低功耗嵌入式解决方案的全新道路图上迈出了重要一步。”
莱迪思半导体高档产品司理Roger Do标明：“Propel规划环境的发布标明莱迪思致力于不断为开发人员供给完好软件解决方案，以简化和加快根据莱迪思FPGA的低功耗运用的开发。FPGA开发新人也能够经过Lattice Propel GUI轻松地将IP模块从莱迪思IP库拖放到他们的规划中，简化规划流程；然后，该东西将主动完结规划布局以归入新IP。而经验丰厚的开发人员能够运用Propel的脚本修改，进行更精密的规划优化，或许快速更新现有规划，将其移植到之后选用根据莱迪思FPGA的体系中。”
Lattice Propel规划环境的首要内容包含：
● 莱迪思Propel Builder — Propel Builder是由一套完好的图形和命令行东西支撑、包含丰厚资源的体系IP集成环境。客户能够经过它拜访莱迪思完善的、定时更新的IP服务器，然后在根据莱迪思FPGA的规划上快速运用新IP。到今日，该服务器现在供给八个处理器和外设IP核，包含契合RISC-V RV32I的处理器核。莱迪思是首个在简略的拖放式体系构建环境中供给RISC-V支撑的根据SRAM和闪存的FPGA的供货商。为了简化对杂乱体系中IP的衔接和办理，莱迪思Propel Builder供给的一切IP核均契合AMBA片上互连标准。
● 莱迪思Propel SDK — 为进一步加快在Propel规划环境中的规划完结，Lattice Propel SDK能够在硬件准备就绪之前就开端开发体系软件。Propel SDK包含了行业标准的软件开发东西、软件库和板级支撑包，便于开发人员快速、轻松地构建、编译、剖析和调试其运用软件。
Lattice Propel规划环境现已向客户供给。莱迪思将于北京时间6月30日14:00举办主题为《运用Lattice Propel规划环境在几分钟内构建根据处理器的体系》的网络研讨会。会议首要介绍何如运用Lattice Propel轻松构建、编译、剖析和调试运用体系。
