问：有关怎样处理ADC中模仿地和数字地的引脚，我有点儿模糊。一般要求把模仿地和数字地在器材上衔接在一同，但我不想把ADC接成体系的星形接地点。我应该怎样做?
答：首要，对涉及到模仿地和数字地感到模糊这件事，你不用感觉那么坏，许 多人都是这样的!许多利诱首要来自ADC接地引脚的称号。模仿地和数字地的引脚称号表明内 部元件自身的效果，未必意味着外部也应该依照内部效果去做。让咱们来解说一下。
一个集成电路内部有模仿电路和数字电路两部分，例如ADC，为了避免数字信号耦合到模仿 电路中去，模仿地和数字地一般分隔。图1所示是一个ADC的简略示意图。从芯片上的焊 点到封装引脚的连线所发生的引线接合电感和电阻，并不是IC规划者专门加上去的。快速变 化的数字电流在B点发生一个电压，通过杂散电容(C STRAY )必定耦合到模仿电路的A点 。尽 管这是制作芯片 过程中IC规划者应考虑的问题。可是你能够看到为了避免进一步耦合，模仿地和数字地的引 脚在外面应该用最短的连线接到同一个低阻抗的接地平面上。任何在数字地引脚附加的外部 阻抗都将在B点上引起较大的数字噪声。然后将大的数字噪声通过杂散电容耦合到模仿 电路上。可通过一个极简略的示意图(图12?1)来阐明这一点。
问：好，你已告诉我把集成电路的模仿地和数字地引脚接到同一接地平面，但我 依然要把模仿和数字接地平面在体系平分离开来，我要它们只是在一点上连起来，但这 个公共点是电源的回来端，而且连到底座接地线上。那么现在我还要做什么?
答：假设你的体系只要一个数据转换器，实际上你能够依照产品阐明中所说的方 法去做 ，而且把模仿地和数字地线体系一同连在转换器上。你的体系的星形接地址现在是在数据转 换器上。可是这也许是极不期望的，除非在开始时你就用这样的主意来规划你的体系。假设 你有几个数据转换器安排在不同的印制线路板上，这个规矩不适用应该另想方法，由于模 拟地 和数字地体系被衔接在许多印制线路板的每个转换器上。关于接地环路这是最好的主张。
问：我现已能想像出来了!假设我有必要把模仿地和数字地引脚在器材上连 在一 起，我依旧需求分隔体系的模仿地和数字地，我把模仿地和数字地连起来再接到印制线路板 上的模仿接地平面，或者是数字接地平面上，但不能两者都连上，对吗?由于ADC既是模 拟器材又是数字器材，那么连到哪一个接地平面更适宜呢?
答：对!假设你把模仿地和数字地引脚都连到数字接地平面上，那么你的模仿输 入信号将有数字噪声叠加上去，由于模仿输入信号是单端的且相关于模仿接地平面而言。
问：所以正确的答复是把模仿地和数字地引脚两者连起来并接到模仿接地 平面上，对吗?但这样会不会把数字噪声加到原本很好的接地平面上?别的，由于现在输出信 号是相关于模仿接地平面，而一切其它逻辑是相关于数字接地平面，那么输出逻辑噪声容限 是否会下降?我计划把ADC输出接到印制线路板反面三态数据总线上，在那里噪声会恰当大， 所以我以为首要需求能够得到的一切噪声容限。
答：好!没有什么人会说日子是很简单的!你现现已过困难的路途得到了正确的 定论，但你提出的模仿接地平面上的数字噪声和在ADC输出端上削减噪声容限(noise margin )的问题， 实际上并非像幻想的那样坏，能够把它们克服掉。把几百毫伏不可靠的信号加到数字接口明 显地好 于把相同不可靠信号加到模仿输入端。关于10 V输入的16位ADC，其最低位信号只是 为150 μV!在数字地引脚上的数字地电流实际上不或许比这更坏，不然它们将使ADC内部 的 模仿部分首要失效!假设你在ADC电源引脚到模仿接地平面之直接一种高质量高频陶瓷电容器 (0 ?1μF)来旁路高频噪声，你将把这些电流阻隔到集成电路周围十分小的规模，而且将其对 体系其余部分的影响减到最低。
尽管数字噪声容限会削减，可是假设低于几百毫伏，关于TTL和CMOS逻辑一般是能够承受 的。假设你的ADC有单端ECL输出，你就需 要在每一个数字门上加一个推挽门，即起平衡和补偿输出的效果。把这些门电路封装块地线 引 到模仿接地平面，而且用差分方法衔接逻辑信号接口。在另一端运用一个差分线路接收器， 将 它的接地端接到数字接地平面上。模仿接地平面和数字接地平面之间的噪声是共模信号，它 们的大 大都将在差分线路接收器的输出端被衰减按捺掉。你能够把相同方法用于TTL和CMOS，但它 们一般有满足的噪声容限，所以不需求差分传输。
可是你说过的一件事使我大感担忧。一般把ADC输出直接连到有噪声的数据总线上，是很 草率的作法。总线噪声通过内部寄生电容耦合或许回来ADC模仿输入端。寄生电容从0?1到0 ?5 p F。假设把ADC输出直接连到接近ADC的中心缓冲锁存器就要好得多(见图12?2)。缓冲锁存器 地线接到数字接地平面上，所以它的输出逻辑电平缓体系其余部分的逻辑电平兼容。
问：我现在理解了。但终究为什么你不把ADC的一切地线引脚都称作模仿地(AGND)?这样就不会先呈现这些问题。
答：假设新来的检查人员用一只欧姆表，看一看它们在封装体内部是否连在一同 。这种做法八成会被回绝，由于集成电路或许会被烧。别的存在一个常规，咱们有必要把这些 引脚做符号，以便指示它们的实在功用，而不是像咱们幻想的那样。
问：好!我不去做你方才的实验了。现在评论一个问题。我有一个搭档，他规划了 一个模仿地和数字地独立的体系，他把模仿地引脚接到模仿接地平面，把数字地引脚 接到 数字接地平面上，他说体系作业得很好，怎样解说这件事?
答：首要，你依照未被引荐的方法去做，并不必定意味着你能一时幸运成功，有 时你会堕入虚伪的安全感(这便是不为人知的Murphy规律)，有些ADC关于模仿地与数字 地 引脚 之间的外部噪声不灵敏，你的搭档偶尔选到的或许便是这一种。假设要求咱们对你的搭档所 说的 “作业很好”的界说做调查，或许还会有其它的解说。但是ADC的制作厂家指出，在那种工 作条件下ADC的技术指标得不到确保。像ADC那样杂乱器材要在一切作业条件下进行实验是不 实际的，特别是在不是首要引荐的那些条件下!你的搭档这次是幸运的。假设这个做法在将 来的体系规划中持续运用，你仍是会信任Murphy规律终究会得到证明的。
问：关于ADC接地的基本原理现在我现已懂了，但关于DAC应该怎样接地呢 ?
答：运用相同的准则。DAC的模仿地引脚和数字地引脚连在一同并接到模仿接地平 面 上。假设DAC没有输入锁存器，应该把驱动DAC的寄存器的基准和接地引脚接到模仿地以预 防数字噪声耦合到模仿输出端。
问：关于含有ADC，DAC和DSP(例如ADSP?21msp50音频处理器)的混合处理 芯片应该怎样接地呢?
答：运用相同的准则。关于杂乱的混合信号芯片，例如ADSP?21msp50，你决不能 把它仅看作是数字芯片!应该运用咱们刚刚评论的相同的准则。即便一个16位的Σ?ΔADC和 DAC的有用采样速率只是为8 ksps，转换器过采样作业频率依然到达1 MHz。这种转换器需求 一 个13 MHz的外部时钟，而52 MHz的内部处理器时钟是由一个锁相环来发生的。正如你所看到 的，成功地运用这种器材需求懂得精细电路和高速电路的规划方法。
问：这些器材对模仿电源和数字电源要求怎样样?我终究是买独立的模仿电源和数 字电源，仍是买相同的电源?
答：这个问题实际上与数字电源的噪声巨细有关。例如ADSP?21msp50有独立的+5 V 模仿电源引脚和+5 V数字电源引脚。假使你有一个恰当洁净的数字电源，你还把它作为 模仿 电源运用，或许幸运没呈现问题。必定要在器材每个电源引脚上用0?1μF陶瓷电容恰当去 耦 。引荐对模仿接地平面去耦，而不是数字接地平面!你也能够用一个铁氧体环把模仿电源和 数字电 源进一步阻隔。图12.3示出的是一种正确接法。更为稳妥的方法是运用独自的+5 V电源。 假设你能答应附加的功率损耗，可运用三端稳压块从无噪声+15 V或+12 V电源中发生一个+5 V电 源。
