引 言
DSP 技能广泛地运用于数字信号处理范畴, 它或许以独立的器材办法在体系中呈现, 或许以IP 核的办法嵌入SoC体系中。而跟着集成电路技能的开展以及EDA 规划水平的敏捷进步, 依据IP( Intellectual Property) 进行SoC(System on Chip)芯片规划的才能和技能得到了大大的进步。在一些运用方面，需求处理的数据量不断增大以及数据处理时刻缩短，数据运算愈加杂乱，内嵌DSP核处理器的SoC技能能够进步处理时刻精确性并能进行大数据量的处理，进步可靠性, 缩小体积，下降功耗。因而本论文规划研讨一种依据DSP的SoC芯片的FPGA验证办法，并将整个体系包含DSP处理器、片上总线、ASIC、内存模块和I/O 外围设备及其他IP模块集成到一个芯片中。 而在杂乱的内嵌DSP核的SoC 芯片的体系规划中, 为了确保SoC芯片规划的正确性, 验证作业变得越来越重要, 也愈加杂乱。FPGA验证是杂乱芯片和SoC芯片规划验证的一种有用手法，能够补偿软件模仿仿真的缺乏，削减验证时刻，查验SoC的规划是否完结了规划规范确认的功用，然后进步SoC芯片流片成功率。
1 依据DSP核操控的SoC体系
本论文规划的SoC体系选用国内自主研制DSP核 ，而依据DSP规划的SoC体系首要包含： DSP 处理器核、片上AXI总线、PWM、事情捕获器、看门狗操控、中止操控器、复位办理、存储模块、I/O及其他外设UART、CAN、SPI等模块。这些模块与DSP核之间经过AXI总线衔接，进行数据通讯。AMBA AXI的总线协议具有高性能、支撑高频传输、高速亚微型体系互连的特征。AXI协议是主从结构的，全部触发都由主设备建议。核间通讯总线选用实践SoC体系中运用最多的AXI总线结构，比较灵敏，可满意对带宽需求凹凸不同的各种IP。
依据DSP的SOC体系结构框图如图1所示。
图1 依据DSP的SOC体系架构
2 SoC体系的FPGA验证渠道
FPGA验证渠道用于SoC芯片验证，关于大规划SoC体系的规划进行快速精确地实时验证，依据不同SoC规划容量，选用不同的FPGA硬件资源，硬件渠道建造有所不同。因为FPGA具有静态可编程和在线动态重构特性，能够使硬件的功用电路同软件程序相同便当修正，使得FPGA验证修正十分便当易操作，实时性较好;还能够缩短开发周期，节省时刻，下降开发本钱;FPGA具有的这些特色使得FPGA成为通用的SoC功用验证的器材，为SoC的体系原型验证供给了一个十分适宜的渠道。FPGA器材在SoC验证规划中的运用越来越广泛。现在FPGA现已从体系集成、体系存储、体系时钟和体系接口四个方面满意了SoC芯片验证的要求，为SoC芯片的快速体系原型验证供给了一个十分适宜的渠道。此依据DSP的SoC体系的FPGA验证渠道选用Xilinx Virtex-6 LX760器材，是树立在Xilinx Virtex6 FPGA板上的软硬件联合验证体系，并用ISE13.3进行归纳和布局布线。别的此FPGA硬件验证渠道包含支撑DSP程序下载的JTAG通路及接口。
2.1 FPGA 硬件渠道建造
关于硬件渠道树立首要运用了两颗Xilinx Virtex-6 LX760 FPGA器材，双FPGA Virtex-6核具有15.2M 逻辑门的逻辑资源。Virtex-6 LX760是面向于高端运用，具有更多的时钟和存储资源，并且能够支撑运转更快的速度。经过剖析所挑选FPAG具有资源满意此SoC验证运用，为了完结通用性，该FPGA硬件验证渠道选用了子板和母板相结合的办法。在母板上设置有通用的FPGA芯片，相应的PROM，体系大局时钟的挑选和装备模块，体系复位逻辑，FPGA芯片下载通路，与子板衔接的connector接口等模块。子板依据依据DSP的SoC体系验证需求，该FPGA硬件渠道规划的子卡装备了JTAG调试子板，以供给DSP仿真器衔接的调试接口通路。别的还规划装备了验证EMIF拜访外部存储设备通路的SRAM存储器子板。为了便当测验和验证EMIF接口功用，在这两类测验子板上，都设有要害信号的测验勘探点，以便当测验一些根底的时钟、复位信号及其他勘探信号。
2.2 FPGA 软件环境建造
在SoC 规划中，常常会运用一些硬IP 核，如PLL、SRAM、ADC、USB transceiver 等，而在选用FPGA验证技能验证ASIC及SoC规划进程中，需求做ASIC的规划原码的转化。所以首要需求对SoC进行修正，以合适FPGA的开发环境。如门控的处理，添加PLL对所需求的时钟进行恰当的分/倍频，存储单元RAM、FIFO的替换，修正子模块装备，特别单元的处理等。还要依据特定的硬件渠道添加FPGA 相关的时序Timing的束缚和IO引脚的指定束缚，并树立一个能够主动仿真和验证的环境。在此FPGA验证进程中首要运用ISE13.3内置归纳东西或专用归纳东西对RTL进行编译、归纳，生成网表。生成的网表以生成bit文件，包含优化、适配、bit文件生成等。进行静态时序剖析，查看是否满意预订的时钟频率要求，若不能满意，则从头进行归纳编译优化假如屡次进行仍不能满意时序要求，则依据违背时序信息查找要害途径对RTL规划代码进行修正优化。
依据DSP操控的SoC体系的FPGA验证软件除了需求上述说到的归纳布局布线的软件环境ISE13.3外，还需求FPGA内部信号在线调试东西Chipscope，即时抓取一些内部逻辑信号剖析内部逻辑正确与否。在验证调试阶段，还需求DSP核下载调试软件CCS3.3以编写操控处理器核DSP履行运转的软件测验程序。
2.3 软硬件协同验证体系
FPGA验证SoC体系办法是软硬件协同仿真和验证，并树立软硬件协同验证渠道体系。依据FPGA的SoC验证体系，即硬件渠道和软件环境结合的验证体系，现已成为SoC规划验证流程中的重要办法和技能手法。完结的根底条件常常是需求上述提出的能够满意作业要求的FPGA硬件渠道，以及有力的规划描述及编译东西等软件环境。而依据DSP操控的SoC验证体系还需求DSP软件程序开发环境及下载通路等。
2.3.1 FPGA软硬件协同验证架构
FPGA验证是使规划的SoC体系及IP模块硬件化，经过完结在详细的FPGA验证渠道上运转及验证，详细化规划研制的SoC体系及IP电路，补偿软件仿真存在的距离。为了验证的完整性与可靠性，选用FPGA硬件渠道和软件环境建造的软硬件和谐验证办法。
FPGA验证是为了完结和验证SoC芯片在实践硬件环境下的功用和运转作业状况。针对依据本文规划提出的依据DSP的SoC体系，树立能够完结和验证其DSP程序指令及内部电路作业的软硬件验证体系渠道。树立的FPGA软硬件协同验证体系的根本架构如图3所示。其间包含FPGA原型验证需求的XILINX V6芯片的FPGA验证母板、支撑下载bit位文件及验证调试进程中需求的XILINX FPGA 编程器及下载线、能够支撑正确下载DSP鼓励测验程序的DSP-JTAG调试子板、支撑DSP芯片的仿真器、装置有TI CCS软件和 ISE13.3 软件及支撑DSP芯片驱动的微机。
图2 FPGA软硬件协同验证体系的根本架构
2.3.2 验证进程
软硬件协同验证进程分以下几个过程(1)首要把要验证的SoC体系经由ISE13.3主动归纳及布局布线完结后生成相应的FPGA位流文件经JTAG下载线下载至构建的FPGA验证体系中的FPGA芯片或对应的PROM中。(2)经过微机CCS 界面编写操控内部DSP核运转的程序，完结程序发动初始化、测验鼓励程序编译，及开发验证IP及体系需求的程序。(3)并经过DSP仿真器以实时的办法进行软硬件协同验证进程中的办理操控，经过编写及测验程序的加载、运转、调试，完结对DSP核进行的单步操作、接连运转等操作;经过设置正确中止服务程序、设置断点、观测DSP核内部寄存器及SoC装备寄存器值等剖析DSP核运转及操作IP状况(4)透过不同的操控程序驱动运转相应功用IP模块及整个体系作业运转，验证IP功用及不同IP之间的交互和总线竞赛。在验证进程中能够依据IP功用及SoC体系特性运用示波器观测引脚信号，运用ChipScope软件抓取内部信号来判别逻辑关系及体系运转的精确性。验证DSP核、SoC体系及相应IP功用;验证体系各模块间的彼此操作、片上体系内的数据彼此流转功用;验证一切IP调集协同运转状况;验证整个体系。详细验证流程图可参见图3
图3 依据DSP的SoC体系的FPGA验证流程图
3 SoC体系及IP模块功用验证
对SoC体系及内部IP功用模块进行验证，需求首要验证FPGA软件渠道及硬件渠道正确性，才能在CCS环境下编写操控DSP处理器的程序以验证SoC体系规划及各个功用模块的正确性。经过CCS编程器与FPGA硬件渠道衔接正确后，可经过下载编写操控DSP内核的程序，验证DSP运转正确性，并经过编写操控其他IP逻辑模块验证SoC体系内部交互及IP逻辑规划。其间首要进行了下面几种功用模块区分及其验证，经过验证功用模块也进一步验证SoC体系及片上总线等规划的正确性。
