什么是芯片反向规划?反向规划其实便是芯片反向规划?，它是经过对芯片内部电路的提取与剖析、收拾，完结对芯片技能原理、规划思路、工艺制造、结构机制等方面的深化观察，可用来验证规划结构或许剖析信息流在技能上的问题，也可以助力新的芯片规划或许产品规划计划。
芯片反向工程的含义：现代IC工业的商场竞争十分激烈，一切产品都是一日千里，使得各IC规划公司有必要不断研制新产品，保持自身企业的竞争力。IC规划公司常常要根据商场需求进入一个全然生疏的运用和技能领域，这是一件高风险的出资行为。而且及时了解同类竞争对手芯片的本钱和技能优势成为必定的作业。假如让工程师在最短的时刻以最有功率的办法规划电路才是最难处理的问题，逆向工程看来是其间一个处理计划。逆向工程能将整颗IC从封装，制成到线路布局，运用将内部结构，尺度，材料，制成与进程逐个复原，并能经过电路提取将电路布局复原成电路规划。
现在，国外集成电路规划现已十分老练，国外最新工艺现已到达10nm，而国内才正处于开展期，最新工艺到达了28nm。有关于集成电路的开展就不说了，网络上有的是材料。关于IC规划师而言，理清楚IC规划的整个流程关于IC规划是十分有协助的。可是，网络上好像并没有有关于IC规划整个流程的略微具体一点的介绍，仅仅仅仅概略性的说分为规划、制造、测验、封装等四大首要板块，有的材料介绍又显得比较涣散，仅仅独自讲某个细节，有的仅仅讲某个东西软件的运用却又并不知道该软件用于哪个流程之中，而且每个流程或许运用到的东西软件也不是太清楚(此观念仅为个人经历所得出的定论，并不用定真是这样)。
芯片正向规划与反向规划。现在国际上的几个大的规划公司都是以正向规划为主，反向规划仅仅用于查看别家公司是否抄袭。当然，芯片反向工程本来的意图也是为了避免芯片被抄袭的，但后来演变为小公司为了更快更省本钱的规划出芯片而采纳的一种计划。现在国内逐渐往正向规划改变的公司也越来越多，正逐渐脱节对反向规划的依靠。当然，正处于开展初期的公司也不少，天然反向规划也是不少的。本文章从芯片反向规划开端进行总结。
“工欲善其事，必先利其器”。跟着集成电路的不断开展，不管是芯片正向规划仍是反向规划，它们关于东西的依靠性越来越强，因而，在要开端讲规划流程之前，先来看一看，咱们到底会用到哪些首要的东西和辅佐性的软件。
一、首要东西软件。
说到规划东西，就不能不说到三大EDA厂商——cadence,synopsys,mentor。这三家公司的软件涵盖了芯片规划流程的简直一切所能用到的东西。首先是cadence公司，这家公司最重要的IC规划东西首要有candence IC系列，包含了IC 5141(现在最新版别是IC617)，NC_VERILOG(verilog仿真),SPECTRE(模仿仿真),ENCOUNTER(自动布局布线)等等synopsys公司，最知名的是它的归纳东西design complier，时序剖析东西prime time,模仿仿真东西hspice等;mentor公司最知名的东西是calibre(地图DRC LVS查看),modelsim(verilog仿真)。
这些都是IC规划最常用的东西，无论是正向规划仍是反向规划。当然，跟着软件版别的更新迭代，软件的姓名或许有所改变，并不是上述的那些称号。别的，这些东西首要会合在以linux为内核的操作体系上，首要代表有Red Hat。所以有关unixlinux类操作体系的知识仍是有必要学的，该类体系与windows体系有很大的不同，要想学会运用这些软件，首先要学习这些操作体系的相关知识，具体材料网上有许多。部分东西有windows版别，例如hspice，Modelsim。
二、 辅佐类东西软件。
当然，除了这三大EDA厂商的IC规划东西外，Altera 、Xilinx、Keil Software这三家公司的软件quartus ii、ISE、KEIL开发环境等，都是关于IC规划流程中比不行少的东西。它们分别是用于FPGA、单片机ARM芯片的开发。这类软件在芯片的CP测验和芯片运用计划开发上会有用到。
地图提取东西，NetEditorLite、ChipAnalyzer，这两个东西首要是针对芯片反向规划而言的。
算法规划东西，MATLAB，此东西运用规模很广，但关于芯片规划来说，它较为适用于算法原型开发,例如，通讯算法。
PCB地图东西，Altium Designer,Orcad，Allegro。其间，现在Orcad,Allegro是归于cadence电路体系规划套件内的首要软件，而Altium Designer是最常用的软件，它的前身是Protel。
Labview与数字源表，这一对软硬件首要用于芯片电气参数的半自动化测验，特别是模仿芯片。其意图是芯片规划公司用于剖析芯片样品参数用。
关于这些东西的该怎么运用，我会不才面的文章中进行阐明。ps:没有具体阐明软件运用环境的，一般是在windows环境下运用。
先从反向规划说起。下面是芯片反向规划的流程图。
橙盒科技半导体研究中心芯片反向规划流程图
一、反向规划总体规划。
在进行一块新品芯片的开发前期有必要要有一个规划总体规划，其间最首要的问题便是，这颗芯片是否能带来收益，究竟公司要靠产品吃饭。怎么评价芯片能否带来收益?这需求多年的经历才干进行精确的评价。一般是看商场上哪几款芯片销量好，而且未来几年的销量看涨，而且评价本公司是否有才干规划而且有途径出售出去。要考虑的芯片本钱有以下几项：
1，芯片拍片本钱;
2，芯片从立项到交货的时刻本钱，时刻进程导致芯片即便规划出来了，商场现已不需求了;
3，流片本钱;
4，东西软件的授权运用本钱;
5，测验本钱，包含CP测验和制品测验以及建立测验渠道所需求的其它本钱;
6，封装本钱。
将这些本钱进行恰当预估之后，再来看收益。关于收益这块，这是和商场的需求和销量走向有关，需求涉及到许多其他方面的考虑。在收益问题处理了之后，清晰此项目可以获得收益，那么就可以正式开工，前面说的一堆东西其实便是项目可行性剖析的一部分。但其实有些公司并不会考虑那么多，由于这些可行性剖析自身十分困难。反向哪一家的芯片?挑选大公司的芯片进行反向一般来说成功率会更高。选定芯片后就进行拍片了，芯片进行解剖拍片一般周期在1周到1个月之间，这视芯片的巨细而定。
二、工艺挑选。
这个要根据拍片回来的芯片地图来决议，经过对芯片地图的辨认，判别待反向的芯片地图运用的工艺是什么，再根据公司自己具有的工艺文件(这些工艺文件都由国内或许国外的芯片制造厂供给，条件是公司得与它们协作才干得到工艺文件)，两者进行比对，挑选一个合适的工艺进行后续的仿真、地图制造和流片。工艺挑选的问题，需求对公司所具有的工艺十分了解，而且对地图也要了解的工程师来处理，他要可以经过地图清晰的辨认所用的工艺。当然，工艺有时分会在规划进程中重复的替换，由于会有许多参数、流片成功率等各种杂乱要素的考量。这一步其实也就叫工艺可行性剖析，其实也应该归于项目可行性剖析的一部分，可是由于有必要要拍片才干进行，所以只能独自阐明。
芯片工艺剖析详图
三、地图提取。
在上一步工艺可行性剖析完之后，承认有工艺可以和该地图匹配，那么就可以进行地图提取作业。这部分的作业其实首要是辨认地图中的管子并用符号表示出来。所用到东西有
A、NetEditorLite或许ChipAnalyzer,这是地图提取东西，在不同的公司进行芯片拍片，会用到不同的地图提取东西。该类软件的效果便是一个图片查看器，拍照的地图便是数据便是相片。
B、cadence IC5141 里的virtuoso schematic软件，这是电路图制造软件。
整个作业的流程是用NetEditorLite或许ChipAnalyzer翻开拍片的芯片地图数据，人工肉眼辨认里边的管子(二极管、三极管、MOS管之类)，再运用virtuoso schematic将管子用符号表示出来，并把管子之间的衔接联系衔接上。
地图提取所要留意的问题：
1，初度进行地图提图，或许会不认识管子，需求有经历的人来协助辨认，了解之后就简略了;
2，不同工艺的地图管子的形状是不相同的，所以碰到不认识的管子，要么靠他人协助，要么就只能自己去推理;
3，要有杰出的管子命名习气，这个每个公司都应该有规矩的，这关于后续的作业会有很大协助;
4，尽量依照地图的布局来放置管子的布局(在virtuoso schematic上的电路图布局)，这样可以加速今后比照电路图和地图时找管子的速度;
5，在收拾提取出的电路时必定要新建一个电路图来放置收拾的电路，不要在刚提取的电路图上收拾，便利收拾时和地图数据比照。
芯片解剖
四、电路收拾。
在地图提取完毕之后，下一个进程便是电路收拾。提取完的电路图是紊乱的，没有层次联系。那么怎么将其收拾成具有层次联系，让人一看就懂呢?
1、这就涉及到有关芯片的一些知识了。芯片分为数字芯片和模仿芯片，可是数字芯片必定会包含模仿电路，而模仿芯片却可以不包含数字电路。它们有如下一般特征：
A、数字芯片，必有时钟振动电路、复位电路这些模仿电路。必有寄存器，而且整个数字部分最耗面积的部分往往都是寄存器。寄存器的运用量是很大的，因而，在地图上出现的便是有大数量的图画如出一辙的电路，这种电路往往都是寄存器。
B、模仿芯片，有带隙基准电路。
2、说完了芯片地图知识，别的一个重要的有助于了解所提取的电路的东西便是待反向的芯片的数据手册!这是最重要的，咱们一切有关于芯片的信息都是从数据手册上得来的。所以必定要善用DATASHEET!在芯片数据手册上，一般会对芯片的功用进行阐明，对芯片怎么运转进行阐明，这些阐明将有助于咱们关于电路的收拾。
比方说，芯片手册上说道用了I2C，那么电路中肯定有一大块电路是归于I2C的。一般来说，地图的布局都是将同归于一种功用的管子会会合放置在一起。I2C电路的特征，从I2C协议的原理上可以知道，它就两根信号线，一根时钟，另一根数据线。数据在芯片内部一般是并行传输比较便利，所以，I2C电路必定会有串并转化电路，而串并转化电路一般是寄存器，而且一般是8位。根据这个揣度成果，就在提取的电路中去寻觅8个在一起的寄存器，它们其间一组便是I2C电路的一部分，再根据芯片地图的I2C PAD位去寻觅，看衔接到了那一组寄存器上，那么整个I2C的电路就被辨认出来了。因而，
a、靠着芯片手册对芯片功用的阐明，
b、加上芯片的一些知识性知识，
c、加个人的这种对电路原理的推理，就可以相对较快的将电路分层次的收拾出来。逐渐的了解整个芯片的原理。当然，由于芯片电路的巨大的联系，有时分电路并不是需求彻底理清楚，关于不那么重要的电路可以不理睬。只需确保衔接联系没衔接错就行。这阶段，只会用到cadence ic5141的virtuoso schematic软件。
芯片电路收拾
五、 电路仿真及修正。
电路收拾好了，下一步便是进行电路的仿真及修正了，根据工艺挑选进程挑选的工艺来进行。先阐明一下这阶段所运用的东西：
1、cadence spectre,一般集成在cadence ic5141里边，是模仿电路仿真东西(ps：最原始的版别是集成在IC5141内部，但功用不全，所以需求独自装置新版别，软件名为MMSIM61，跟着版别的晋级，它的姓名也在修正)，当然，数字电路也可以进行仿真，数字电路的实质仍是模仿电路;
2、synopsys公司的 Hspice,与spectre相同的仿真东西，另有些不同。
3、Mentor公司的 Modelsim,首要在windows上运用，用于verilog网表的仿真。
模仿电路仿真作业流程：在cadence中建立好仿真环境，设置好仿真参数，选用spectre或许hspice，然后就可以进行仿真的。别的，也可以将电路导出成CDL网表，拷贝到Windows上，用Windows版别的Hspice进行仿真，这样做的长处是Windows易于操作。别的阐明一下spectre和hspice的一项差异。spectre仿真的时分会保存一切电路节点的数据，这样做长处是便利查看各个节点的数据，缺陷是仿真耗费的时刻太长，保存的数据文件太大，这一点在遇到大型电路的时分会很耗时(不知道最新版别改善这一点没有，不才没有用过最新版的spectre)。hspice仿真之前可以自己选定所要查看的节点，这样做就可以削减仿真时刻和减小数据文件的巨细。
数字电路仿真作业流程：在virtuoso schematic中将收拾好的电路路中数字电路部分导出成网表文件，再拷贝到windows体系上进行仿真。windows体系上数字电路网表的仿真选用Modelsim。(这么做的原因是linux体系不太便利)运用Modelsim仿真，最重要的是写好testbench(形似这句是废话)。
关于电路的修正，这部分其实欠好总结，由于每一款芯片都有不同的参数，所要修正的当地都不太相同，我所知道的是，必定要考虑修正的当地往往都是有关模仿电路的，例如，时钟振动、复位电路、开漏输出管、带隙等，修正的意图是为了与当时所选用的工艺适配，以满意芯片datasheet的参数要求。别的，数字部分的电路其实一般来说是不需求修正的，但有时为了节约地图面积，会缩小寄存器管子的尺度，究竟缩小一个，就等于缩小了几十个。这一阶段其实是一个不断的迭代进程，它要和地图制造结合起来，这样才干够确保芯片功用和功用的完好。
电路仿真
六、地图制造。
这部分在电路收拾完之后就可以开端进行了，并合作电路仿真与修正，逐渐晚上地图的制造。该阶段所运用的首要东西有 1、cadence ic5141的地图制造软件;2、cadence Dracula Diva或许Calibre，这两个用于地图DRC(规划规矩查看)、LVS(地图共同性查看);一般来说，calibre会愈加常用一些，究竟这可是Mentor公司的招牌软件之一。在地图制造好并进行各种查看无误之后，就可以tapeout，预备流片了。
七、测验标准。
IC规划师在芯片tapeout之后就要预备拟定CP测验标准了，这是接下来CP测验流程的总纲，十分重要。测验标准的测验项首要来源于芯片datasheet，将重要的参数设置为测验项，并规矩参数的合理散布规模以及每一个测验项的测验办法(流程)。这些测验参数以及测验办法将决议CP测验开发时所用到的测验环境ATE(auto test environment)。
八、CP测验开发。
根据测验标准，可以选定所需求的测验东西以进行整个测验环境的建立作业。我所知道到用于芯片测验的测验仪有JUNO DTS-1000，ASL1000，V777，STS8200等。每一种测验仪适用于不同品种的芯片测验，测验仪首要分为数字测验，模仿测验，数模混合测验这三大类。CP测验开发所需求做的作业有：1，测验仪的挑选(ps：这个阶段还要考虑一个重要的要素便是一次测验多少颗裸芯，也便是CP测验常说的多少个site，这联系到后续测验程序的编写，以及DUT板的制造，十分重要);2，根据测验仪开发测验程序;3，制造测验裸芯片用DUT板，扎PAD位的针由测验厂制造并焊接在DUT上(ps:DUT板有时分也叫针卡);4，克己测验仪(可选)，当测验仪并不能完结某些特别测验项的要求时，还得自己制造测验仪。例如，红外接纳芯片测验所需求用到的扫频仪，若选用非克己扫频仪，测验时刻将十分长，有必要自己制造。5，测验数据的剖析。对测验数据的剖析有助于对测验办法的改善和对芯片规划的改善。CP测验在整个芯片反向规划中占有侧重要方位，所花费的人力、物力是十分多的，还需求频频和测验厂沟通，所以CP测验显得十分杂乱。在CP测验开发完之后，会进行COB测验，之后才进行CP测验的调试阶段，以及正式批量测验阶段。
九、COB测验。
所谓COB测验，其实便是Chip On Board(将裸芯打线在PCB板上或许将封装好的芯片焊接在PCB上，并将引脚引出)，它是在CP测验进行之前进行的一项测验(也在制品测验之后进行)，用于初步判别芯片的功用和功用，假如这批次随机采样的几颗芯片功用和功用都很烂就暂时不用进行CP测验了。别的，COB测验比较于CP测验具有更多的灵活性，可以测验更多的测验项，获取有关芯片更为全面的信息。当然，COB测验也是需求开发一套相应的测验环境的。开发的作业根据芯片的不同，作业量会有很大的不同，例如，假如有I2C通讯引脚的芯片，需求用到USB转I2C芯片，例如FT232。经过在电脑上编程，经过操控USB转I2C芯片来操控待测芯片。这样的话，建立整个测验环境就会比较杂乱。假如是模仿芯片，例如电源办理类芯片，需求运用LabView编程来操控数字源表进行自动化参数丈量。总归，COB测验也是芯片规划中一个比较重要的流程,这部分的作业内容，比较难以叙说，简略的，就用数字源表测验几项参数就行了，杂乱的都会根据软件操控的方式进行半自动的测验。具体说来，1、开发在PC端开发测验的程序，例如LabView;2、规划测验芯片的电路板，并留下与PC通讯的接口，一般选用单片机做主控芯片;3、建立测验所需求的环境，比方说遮光要求。进程叙说得很简略，但实践开发并不简略，难度视待测芯片而异。
十、成测开发。
在CP测验完了之后，裸芯就可以送到成测厂进行划片和封装了，在这期间，IC规划师所要做的作业便是根据拟定制品测验的标准并进行制品测验的开发。这部分的作业其实和CP测验的作业是相似的，只不过，相关于CP测验而言，制品测验的测验项会少许多。许多CP测验用到的测验项，比方，烧调之类的，制品测验就不会进行了，其他进程均与CP测验共同。
十一、可靠性测验。
当芯片封装好，并经过了制品测验之后，并不意味着芯片的测验就完毕了，还有芯片可靠性测验。在成测完毕，并把样品回来规划师手中之后，规划师还需进行COB测验，并在这时预留几颗芯片不参加接下来的可靠性测验，这几颗芯片将在可靠性测验之后作为比照之用。
芯片可靠性测验，是衡量芯片的质量和寿数的一项测验。它具体包含环境测验、EMC测验、其它测验等三大项。细分项有高温低温测验、高温高湿测验，抗静电测验等等，悉数的测验项可参阅%&&&&&%可靠性测验项目。每一款芯片都有与其对应的可靠性测验项，并不是一切测验项目都要测。咱们只需重视与该芯片适配的测验项就行。具体怎么决议测验项，这需求与芯片的用处有关，每一种用处，它的测验要求都是不相同的。可靠性测验试验比较简略，可是，芯片的可靠性却是由此来衡量的。可靠性测验需求的测验东西都比较贵重，当然东西的重复运用性也是比较好的。每一个测验项都对应这一套测验设备。
十二、制品开发。
规划出的芯片有必要装备相应的运用计划，才干将芯片推行出去，客户才干够更好的运用芯片。不同用处的芯片，它的运用计划不相同，不同也是十分巨大的。像单片机、ARM、FPGA类芯片，装备的可不是简略的运用计划，而是一整套运用它的体系。电源办理芯片，需求装备一个电源办理芯片的一套运用计划，而且需求具有必定的竞争力，这才干够将芯片卖出去。所以制品开发是芯片能否卖出去的要害。我所接触到的制品开发，根本是以单片机为主控芯片的开发计划。具体开发进程将在后续有更为具体的阐明。
