CritICal Link公司的某客户需求针对多个运用开发一个扩频无线电收发器。该客户现已开宣布一套算法，预备用于对信号进行调制和解调，但他们却短少构建完好体系的资源和专业知识。客户期望运用软件界说无线电(SDR)体系的灵活性优势。本文将讨论怎么依据德州仪器(TI)的OMAP-L138 DSP+ARM处理器与FPGA来完结该体系。
渠道
Critical Link挑选其MityDSP-L138F嵌入式体系模块作为SDR的根底，由于该模块不只具有很强的处理才能，而且可认为客户节约很多的预先规划本钱。MityDSP-L138F模块具有一个TI的OMAP-L138DSP+ARM处理器，该处理器集成了一个456MHz ARM9处理内核和一个456MHz TMS320C674x DSP内核。此外，该模块还包括了FPGA、NAND和NOR闪存以及DDR2存储器。
出于原型考虑，该规划运用了TI针对无线电的高速ADC与DAC评价套件。此外，它还需求能够在60MHz采样频率转化的数据转化器。
针对A/D转化器，该规划选用了TI的ADS5562。该转化器具有16位精度，能够以80MSPs采样速率进行转化。由于扩频无线电需求将信号从背景噪声中抽离，所以高动态规模关于这种无线电来说十分重要。
关于DAC，该渠道选用了TI的THS5671。这是一款14位125Msps差分电流输出DAC。担任本项意图客户为该体系供给的前端规划如图所示。
图：客户供给的前端规划
数据传送问题
许多依据DSP的运用要求具有高速数据传输功用，以使体系能够收集和处理数据，或许将数据传送到外设。一般，数字信号处理器都包括了异步地址/数据总线，以使处理器能够读写外设。这些接口能够满意低速传送数据的要求，可是在高速情况下却会成为瓶颈。
OMAP-L138 DSP+ARM处理器具有一个称为外部存储器接口A(EMIFA)的地址/数据总线。EMIFA答应对外部存储器或设备进行异步寻址，并含有若干操控引脚，以满意不同等候状况和传输宽度等等要求。由于该接口具有很强的通用性，所以每次事务处理都能够运用多个时钟周期来完结。例如，最小的读取周期需求每16位3个周期。在100MHz下运转EMIFA，假定总线上没有其他数据，可得到的数据传输速率最大为66MB/s。在总线上进行交织读写会显著地下降传输速率，由于这有必要添加额定的转化周期。
OMAP-L138处理器还包括了一个更为专用的接口，即通用并行端口(uPP)。该接口专门用来将很多数据接连送入处理器内存或从其间读出。uPP的传输速率为每时钟周期1个数据字(8位或16位);或许针对双数据速率为每时钟周期2个数据字，可是时钟速率有必要折半。uPP时钟速率能够高达处理器时钟速率的一半。关于在300MHz下运转的OMAP-L138处理器，uPP时钟能够到达75MHz。这使吞吐量能够到达150MB/s。
OMAP-L138处理器实践包括2个uPP接口，每个都能够单独装备。这答应咱们为运用树立一个传输端口和一个接纳端口，然后消除单一总线上的资源争用问题。
从硬件视点看，uPP接口是一种十分简略的同步数据接口。它包括一个时钟引脚、数据引脚和若干操控引脚，用于指明有用数据和开始/等候条件。事实上，该接口能够与一些并行ADC和DAC完结无缝衔接。
架构
由于咱们的SDR需求与DSP之间进行高速数据传送，所以咱们挑选运用uPP端口来完结FPGA接口。咱们运用一个端口作为接口的发送端，运用另一端口作为接纳端。事实上，该处理体系能够一起进行发送和接纳，虽然这并非体系要求。这个功用的优势在于，它答应咱们在发送器和接纳器之间树立循环，以进行很多的测验和调试作业。
关于一个10MHz载波来说，这种调制所需的处理特性，使体系过多地将悉数处理使命在OMAP-L138处理器的DSP中完结。在速度较慢的运用中，DSP能够单独满意数据速率的要求，但由于客户要求以更高的速率发送数据，所以咱们需求运用FPGA来履行部分处理使命。
FPGA特别拿手以十分高的频率履行重复使命，因而，咱们挑选在FPGA中履行初始解谐和基带处理。这样，咱们就能够很多削减DSP中的数据并下降DSP的数据速率。在发送侧，DSP能够预先核算终究的射频信号，以便将有用负载数据的编码时刻降至最短。因而，FPGA只是将发送波形数据从uPP端口发送到DAC。事实上，不运用FPGA也能够完结这项作业，可是咱们在规划体系时仍将FPGA参加，以便在需求时运用。
FPGA的双端口RAM中包括一个正弦或余弦查找表，用于组成接纳机的本机振荡器信号。FPGA中的乘法器/累加器用于依据要求解调信号。
发送处理链
当ARM微处理器上的软件向DSP宣布传输音讯包时，发送进程将会发动。DSP对数据进行编码，使其成为扩频调制序列，并将其编入一个预先核算的已调制正弦波查找表。然后，DSP运用uPP的内置DMA引擎树立一个DMA传输，用以将数据从DSP存储器传送到DAC。FPGA则起到中心调停效果，担任向DAC和uPP供给可编程时钟，用于设置发送采样率。
接纳处理链
接纳流程接连运转。ADC样本被同步送入FPGA——经过将输入样本与正交正弦和余弦波形相乘并积分，对数据进行基带处理，然后以较低的数据速率向DSP供给同相和正交样本。这些样本被uPP DMA引擎以DMA方法送入DSP存储器，再由DSP处理剩下的扩频解调处理过程。一旦信号被解调，得到的数据包将运用TI的DSPLink处理器之间通讯库传送回ARM处理器。ARM软件接纳解码数据，并经过指令接口将数据出现给用户。
运用FPGA履行接纳器初始基带处理能够开释满意的DSP处理才能，然后轻松完结剩下的解谐和解码作业。假如体系中的输入信号采样率显着低于60MHz，则DSP可不凭借FPGA的力气，单独履行基带处理使命。
该体系的初始作业运用了一个低频段(几十或几百kHz)的载频。在初始施行进程中，FPGA仅担任将数据发送至DSP，由DSP履行一切的解调功用。这种方法很见效，可是无法到达更高采样率运用的要求。经过在FPGA中施行基带处理，咱们能够在全采样率下进行数字基带处理和滤波，然后改进体系的噪声功用：这在欠采样下是无法做到的。
本文小结
该项目完结的原型体系现已为多个运用施行过概念验证。与抱负扩频无线电的理论功用比较，该体系的功用十分优异。TI OMAP-L138 DSP+ARM处理器与FPGA的结合，完结了具有超卓功用的高性价比解决方案。将DSP的部分处理负载分配给FPGA，使体系能够运用低本钱、低功耗的处理器来构建，而不是由GHz级的DSP处理一切作业。uPP接口支撑简略的FPGA接口功用，而且与其他可用的DSP接口比较，具有显着的功用优势。运用uPP中的DMA进行数据传送，能够进一步开释DSP资源，将DSP周期用于愈加重要的作业。
在OMAP-L1x渠道中参加ARM处理器后，便可运用嵌入式Linux供给通讯根底设施，来办理体系中的用户界面和一切的内务处理功用。此外，运用SD卡、USB驱动器或许以太网衔接，能够对体系软件(ARM、DSP和FPGA)进行现场晋级。因而，SDR体系的灵活功用够充沛满意处理算法的开展要求。
