一、界说：
1、上拉便是将不确认的信号经过一个电阻嵌位在高电平!电阻一起起限流效果!下拉同理
2、上拉是对器材注入电流，下拉是输出电流
3、弱强仅仅上拉电阻的阻值不同，没有什么严厉差异
4、关于非集电极(或漏极)开路输出型电路(如一般门电路)进步电流和电压的才干是有限的，上拉电阻的功用首要是为集电极开路输出型电路输出电流通道。
二、拉电阻效果：
1、一般作单键触发运用时，假如IC自身没有内接电阻，为了使单键维持在不被触发的状况或是触发后回到原状况，有必要在IC外部另接一电阻。
2、数字电路有三种状况：高电平、低电平、和高阻状况，有些运用场合不期望呈现高阻状况，能够经过上拉电阻或下拉电阻的方法使处于安稳状况，详细视规划要求而定!
3、一般说的是I/O端口，有的能够设置，有的不能够设置，有的是内置，有的是需求外接，I/O端口的输出相似与一个三极管的C，当C接经过一个电阻和电源衔接在一起的时分，该电阻成为上C拉电阻，也便是说，假如该端口正常时为高电平，C经过一个电阻和地衔接在一起的时分，该电阻称为下拉电阻，使该端口平常为低电平，其效果首要是保证某端口常态时有确认电平：用法示例：当一个接有上拉电阻的端口设为输入状况时，他的常态就为高电平，用于检测低电平的输入。
4、上拉电阻是用来处理总线驱动才干缺乏时供给电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也便是咱们一般所说的灌电流。
5、接电阻便是为了避免输入端悬空。
6、削弱外部电流对芯片发生的搅扰。
7、维护cmos内的维护二极管，一般电流不大于10mA。
8、经过上拉或下拉来添加或减小驱动电流。
9、改动电平的电位，常用在TTL-CMOS匹配。
10、在引脚悬空时有确认的状况。
11、添加高电平输出时的驱动才干。
12、为OC门供给电流。
三、上拉电阻运用准则：
1、当TTL电路驱动COMS电路时，若TTL电路输出的高电平低于COMS电路的最低高电平(一般为3.5V)，这时就需求在TTL的输出端接上拉电阻，以进步输出高电平值。注：此刻上拉电阻衔接的电压值应不低于CMOS电路的最低高电压，一起又要考虑TTL电路方电流(如某端口最大输入或输出电流)的影响。
2、OC门电路有必要加上拉电阻，才干运用。
3、为加大输出引脚的驱动才干，有的单片机管脚上也常运用上拉电阻。
4、在COMS芯片上，为了避免静电构成损坏，不必的管脚不能悬空，一般接上拉电阻发生下降输入阻抗，供给泄荷通路。
5、芯片的管脚加上拉电阻来进步输出电平，然后进步芯片输入信号的噪声容限增强抗搅扰才干。
6、进步总线的抗电磁搅扰才干，管脚悬空就比较简略接受外界的电磁搅扰。
7、长线传输中电阻不匹配简略引起反射波搅扰，加上下拉电阻是电阻匹配，有用的按捺反射波搅扰。
8、在数字电路中不必的输入脚都要接固定电平，经过1k电阻接高电平或接地。
四、上拉电阻阻值挑选准则:
1、从节省功耗及芯片的灌电流才干考虑应当满意大;电阻大，电流小。
2、从保证满意的驱动电流考虑应当满意小;电阻小，电流大。
3、关于高速电路，过大的上拉电阻或许边缘变陡峭。归纳考虑以上三点,一般在1k到10k之间选取。对下拉电阻也有相似道理。
对上拉电阻和下拉电阻的挑选应结合开关管特性和下级电路的输入特性进行设定，首要需求考虑以下几个要素：
1、驱动才干与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动才干越强，
但功耗越大，规划是应留意两者之间的均衡。
2、下级电路的驱动需求。相同以上拉电阻为例，当输出高电平常，开关管断开，上拉电阻
应适当挑选以能够向下级电路供给满意的电流。
3、凹凸电平的设定。不同电路的凹凸电平的门槛电平会有不同，电阻应适当设定以保证能
输出正确的电平。以上拉电阻为例，当输出低电平常，开关管导通，上拉电阻和开关管导通电阻分压值应保证在零电平门槛之下。
4、频率特性。以上拉电阻为例，上拉电阻和开关管漏源级之间的电容和下级电路之间的输入电容会构成RC推迟，电阻越大，推迟越大。上拉电阻的设定应考虑电路在这方面的需求。
在集成电路中，吸电流、拉电流输出和灌电流输出是一个很重要的概念。拉电流：拉即泄，自动输出电流，是从输出口输出电流。
关于电阻的参数不能一概而定，要看电路其他参数而定，比方一般用在输入脚上的上拉电阻假如是为了举高峰峰值，就要参阅该引脚的内阻来定电阻值的!
1、一般LED的电流有几个mA就够了，最大不超越20mA，依据这个你就应该能够算出上拉电阻值来了。(5-0.7)/20mA=200ohm,差不多吧,稳妥起见考虑到功耗问题就用1~2k左右的电阻较为适宜以上4图表明的是上拉电阻从220欧到5.1K欧的LED亮度改变，当然实践仍是有收支的，咱们实验室开发板10K的电阻仍然把LED点的很亮~(当然依据咱们的核算电阻最小不要小于200欧姆，不然电流太大)
2、关于驱动光耦合器，假如是高电位有用，即耦合器输入端接端口和地之间，那么和LED的状况是相同的;假如是低电位有用，即耦合器输入端接端口和VCC之间，那么除了要串接一个1~4.7k之间的电阻以外，一起上拉电阻的阻值就能够用的特别大，用100k~500K之间的都行，当然用10K的也能够，可是考虑到省电问题，没有必要用那么小的。
3、关于驱动晶体管，又分为PNP和NPN管两种状况：
a、关于NPN：毫无疑问NPN管是高电平有用的，因而上拉电阻的阻值用2K~20K之间的。详细的巨细还要看晶体管的集电极接的是什么负载，关于LED类负载，由于发管电流很小，因而上拉电阻的阻值能够用20k的，可是关于管子的集电极为继电器负载时，由于集电极电流大，因而上拉电阻的阻值最好不要大于4.7K，有时分乃至用2K的。
b、关于PNP管，毫无疑问PNP管是低电平有用的，因而上拉电阻的阻值用100K以上的就行了，且管子的基极有必要串接一个1~10K的电阻，阻值的巨细要看管子集电极的负载是什么，关于LED类负载，由于发光电流很小，因而基极串接的电阻的阻值能够用20k的，可是关于管子的集电极为继电器负载时，由于集电极电流大，因而基极电阻的阻值最好不要大于4.7K。
4、关于驱动TTL集成电路，上拉电阻的阻值要用1~10K之间的，有时分电阻太大的话是拉不起来的，因而用的阻值较小。可是关于CMOS集成电路，上拉电阻的阻值就能够用的很大，一般不小于20K，一般用100K的，实践上关于CMOS电路，上拉电阻的阻值用1M的也是能够的，可是要留意上拉电阻的阻值太大的时分，简略发生搅扰，尤其是线路板的线条很长的时分，这种搅扰更严峻，这种状况下上拉电阻不宜过大，一般要小于100K，有时分乃至小于10K。
5、关于I2C的上拉电阻：由于I2C接口的输出端是漏极开路或集电极开路，所以有必要在接口外接上拉。上拉电阻的取值和I2C总线的频率有关，作业在standard mode时，其典型值为10K。在FAST mode时，为削减时钟上升时间，满意上升时间的要求，一般为1K。电阻的巨细对时序有必定影响，对信号的上升时间和下降时间也有影响。总归一般状况下电压在5V时选4.7K左右,3.3V在3.3K左右.这样可加大驱动才干和加快边缘的翻转
I2C上拉电阻确认有一个核算公式：
Rmin={Vdd(min)-o.4V}/3mA
Rmax=(T/0.874) *c, T=1us 100KHz, T=0.3us 400KHz
C是Bus capacitance
五、下面经过场效应管的漏极开路门电路的比如简略阐明一下上拉电阻：
TTL电平规范：
输出 L： <0.8V ; H：>2.4V。
输入 L： <1.2V ; H：>2.0V。
CMOS电平规范：
输出 L： <0.1*Vcc ; H：>0.9*Vcc。
输入 L： <0.3*Vcc ; H：>0.7*Vcc。
注：管子导通或截止能够理解为单片机的软件对端口置1或0.
(1)假如没有上拉电阻(10k)，将5V电源直接与场效应管相连。
当管子导通时，管子等效一电阻，巨细为1k左右，因而5v电压悉数加在此等效电阻上，输出端Vout=5v。
当管子截止时，管子等效电阻很高，能够理解为无穷大，因而5v的电压也悉数加在此等效电阻上，Vout=5v。在这两种状况下，输出都为高电平，没有低电平。
(2)假如有上拉电阻(10k)，将5v电源经过此上拉电阻与与场效应管相连。
当管子导通时，管子等效一电阻，巨细为1k左右，与上拉电阻串联，输出端电压为加在此等效电阻上的电压，其巨细为Vout = 5v * 管子等效电阻/(上拉电阻+管子等效电阻)=5v * 1/(10+1)=低电平。
当管子截止时，管子等效电阻很高，能够理解为无穷大，其与上拉电阻串联，输出端电压为加在此等效电阻上的电压，其巨细为Vout = 5v * 管子等效电阻/(上拉电阻+管子等效电阻)=5v*无穷大/(无穷大+1)=高电平。
在前极输出高电平常，Vout输出电流，U为高电平。有两种状况：
A、当I0 >= I1 + I2
这种状况下，RL1和RL2两个负载不会经过R取电流，因而对R阻值巨细要求不高，一般4.7 KΩ
B、当I0 < I1 + I2
I0 +I= I1 + I2
U=VCC-IR
U>=VHmin
由以上三式核算得出，R<=(VCC- VHmin)/I
其间，I0、I1、I2都是能够从datasheet查到的，I就能够求出来，VHmin也是能够查到的。
当时极Vout输出低电平常，各管脚均为灌电流，则：
I’= I1’ + I2’ +I0’
U’ =VCC-I’ R
U’ <=VLmax
以上三式能够得出：R>=(VCC- VLmax)/I’
由以上二式核算出R的上限值和下限值，从中取一个较接近中间状况的值即可。留意，假如负载的个数巨细不定的话，要依照最坏的状况核算，上限值要按负载最多的时分核算，下限值要按负载最少的核算。
另一种挑选方法是依据功耗的考虑。依据电路实践运用时，输出信号状况的频率或时间比挑选。若信号Vout长时间处于低电平，宜挑选下拉电阻;若长时间处于高电平，宜挑选上拉电阻。为的是静态电流小。
六、灌电流
灌电流：灌即充，被迫输入电流，是从输出端口流入吸电流：
吸则是自动吸入电流，是从输入端口流入吸电流和灌电流便是从芯片外电路经过引脚流入芯片内的电流，差异在于吸收电流是自动的，从芯片输入端流入的叫吸收电流。灌入电流是被迫的，从输出端流入的叫灌入电流。拉电流是数字电路输出高电平给负载供给的输出电流，灌电流时输出低电平是外部给数字电路的输入电流，它们实践便是输入、输出电流才干。
吸收电流是对输入端(输入端吸入)而言的;而拉电流(输出端流出)和灌电流(输出端被灌入)是相对输出端而言的。
