FPGA装备方法灵活多样，依据芯片是否能够自己主动加载装备数据分为主方法、从方法以及JTAG方法。典型的主方法都是加载片外非易失( 断电不丢数据) 性存储器中的装备比特流，装备所需的时钟信号( 称为CCLK) 由FPGA内部发生，且FPGA操控整个装备进程。从方法需求外部的主智能终端( 如处理器、微操控器或许DSP等) 将数据下载到FPGA中，其最大的长处便是FPGA 的装备数据能够放在体系的任何存储部位，包含：Flash、硬盘、网络，甚至在其他处理器的运转代码中。JTAG 方法为调试方法，可将PC 中的比特文件流下载到FPGA中，断电即丢掉。此外，现在赛灵思还有依据Internet 的、老练的可重构逻辑技能System ACE解决方案。
(1) 主方法
在主方法下，FPGA上电后，主动将装备数据从相应的外存储器读入到SRAM中，完结内部结构映射；主方法依据比特流的位宽又能够分为：串行方法( 单比特流) 和并行方法( 字节宽度比特流) 两大类。如：主串行方法、主SPI Flash 串行方法、内部主SPI Flash串行方法、主BPI 并行方法以及主并行方法，如图5-19所示。
(2) 从方法
在从方法下，FPGA 作为隶属器材，由相应的操控电路或微处理器供给装备所需的时序，完结装备数据的下载。从方法也依据比特流的位宽不同分为串、并方法两类，详细包含：从串行方法、JTAG方法和从并行方法三大类，其概要阐明如图5-20所示。
(3)JTAG方法
在JTAG方法中，PC和FPGA通讯的时钟为JTAG接口的TCLK，数据直接从TDI进入FPGA，完结相应功用的装备。
图5-19 常用主方法下载方法示意图
图5-20 常用的从方法下载方法示意图
现在，干流的FPGA芯片都支撑各类常用的主、从装备方法以及JTAG，以削减装备电路失配性对全体体系的影响。在主装备方法中，FPGA自己发生时钟，并从外部存储器中加载装备数据，其位宽能够为单比特或许字节；在从方法中，外部的处理器经过同步串行接口，依照比特或字节宽度将装备数据送入FPGA芯片。此外，多片FPGA能够经过JTAG菊花链的方法同享同一块外部存储器，相同一片/ 多片FPGA也能够从多片外部存储器中读取装备数据以及用户自定义数据。
Xilinx FPGA的常用装备方法有5 类：主串方法、从串方法、Select MAP方法、Desktop装备和直接SPI装备。在从串装备中，FPGA接纳来自于外部PROM或其它器材的装备比特数据，在FPGA发生的时钟CCLK的效果下完结装备，多个FPGA能够构成菊花链，从同一装备源中获取数据。Select MAP方法中装备数据是并行的，是速度最快的装备方法。SPI装备主要在具有SPI接口的FLASH电路中运用。下面以Spartan-3E系列芯片为例，给出各种方法的装备电路。
5.5.2 主串方法——最常用的FPGA装备方法
1．装备单片FPGA
在主串方法下，由FPGA的CCLK管脚给PROM供给作业时钟，相应的PROM在CCLK的上升沿将数据从D0管脚送到FPGA的DIN管脚。不管PROM芯片类型( 即使其支撑并行装备)，都只使用其串行装备功用。Spartan3E系列FPGA的单片主串装备电路如图5-21所示。主串方法是赛灵思公司各种装备方法中最简略，也最常用的方法，根本一切的可编程芯片都支撑主串方法。
图5-21 Spartan-3E主串方法装备电路
2．装备电路的要害点
主串装备电路最要害的3点便是JTAG链的完好性、电源电压的设置以及CCLK信号的考虑。只需这3步任何一个环节出现问题，都不能正确装备PROM芯片。
(1)JTAG链的完好性
FPGA和PROM芯片都有本身的JTAG接口电路，所谓的JTAG链完好性指的是将JTAG连接器、FPGA、PROM的TMS、TCK连在一起，确保从JTAG连接器TDI到其TDO之间，构成JTAG连接器的“TDI →(TDI~TDO) → (TDI~TDO) → JTAG连接器TDO”的闭合回路，其间(TDI~TDO) 为FPGA或许PROM芯片本身的一对输入、输出管脚。图5-12中装备电路的JTAG链从连接器的TDI到FPGA的TDI，再从FPGA的TDO到PROM的TDI，最终从PROM的TDO到连接器的TDO，构成了完好的JTAG链，FPGA芯片被称为链首芯片。也能够依据需求互换FPGA和PROM的方位，使PROM成为链首芯片。
(2) 电源适配性
如图5-22所示，因为FPGA和PROM要完结数据通讯，二者的接口电平有必要共同，即FPGA相应分组的管脚电压Vcco_2有必要和PROM Vcco的输入电压巨细共同，且抱负值为2.5V，这是因为FPGA的PROG_B和DONE管脚由2.5V的Vccaux供电。此外，因为JTAG连接器的电压也由2.5V的Vccaux供给，因而PROM的VCCJ也有必要为2.5V。因而，假如接口电压和参阅电压不同，在装备阶段需求将相应分组的管脚电压和参阅电压设置为共同；在装备完结后，再将其切换到用户所需的作业电压。当然，FPGA和PROM也能够自适应3.3V的I/O电平以及JTAG电平，但需求进行必定的改动，即增加几个外部限流电阻，如图5-22所示。在主串方法下，XCFxxS系列PROM的核电压有必要为3.3V，XCFxxP系列PROM的核电压有必要为1.8V。
图5-22 3.3V的JTAG装备电路示意图
图5-22中的RSER、RPAR这两个电阻要特别注意。首要，RSER= 68Ω将流入每个输入的电流约束到9.5mA ；其次，N= 3三个输入的二极管导通，
RPAR = VCCAUX min/ NIIN = 2.375V/(3*9.5mA)
=83 Ω或82 Ω ( 与规范值差错小于5%的电阻 )
(3)CCLK的信号完好性
CCLK信号是JTAG装备数据传输的时钟信号，其信号完好性十分要害。FPGA 装备电路刚开始以最低时钟作业，假如没有特别指定，将逐步进步频率。CCLK信号是由FPGA内部发生的，关于不同的芯片和电平，其最大值如表F-1所示。
表5-1 不同PROM芯片的最大装备时钟频率
3．装备多片FPGA
多片FPGA的装备电路和单片的相似，可是多片FPGA之间有主(Master)、从(Slave) 之分，且需求挑选不同的装备方法。两片Spartan 3E系列FPGA的典型装备电路如图5-23所示，两片FPGA存在主、从位置之分。
图5-23 主从方法下两片FPGA的装备电路
