1 体系规划面对的问题
因为竞赛的压力和对飞机功用无止境的寻求，航空电子从简略、独立的设备开展到现在以每秒百万位乃至更快的速度交流信息的高档智能体系网络。这也带来了有必要战胜的许多规划问题(见表1)。
在要求高功用的航空体系规划中，每项规划都要削减空间、功耗和分量，满意这些要求至关重要。这项要求直接作用于芯片等级，单一芯片体积减小后对所需板卡的要求也会下降，然后下降了对封装外壳、固定元件、冷却器材乃至是电源的要求。相同，每多添加一个组件，都会添加一些引发毛病的时机。削减芯片数量的规划必定有助于缓解这些问题。抛弃则是像MIL-STD-1553规划施行这类长时刻项目所面对的另一个问题。每个组件不管其是由国际最大的制造商供给，仍是来自于产值较小的专业供货商，都存在着抛弃的危险。单一来历的组件不光面对着被抛弃的危险，还有个长时刻价格保护的问题，特别是那些从原有项目承继的规划，这个问题更为显着。关于现已布置的体系，因为所触及的价值过高，应尽量防止因为抛弃组件而从头对体系进行验证。当体系架构师指定一种体系规划时，必定会存在架构无法正确完成的某种危险。一个十分典型的问题是：经常在规划过程中或架构确认好久之后(如在集成阶段)，才知道需求有所改变。这些改变一般都会添加对架构的要求，并提出一些关于规划的常见问题，如：规划满足灵敏吗?能供给充沛的处理才能吗?功用在硬件和软件之问是否得以有用且高效地进行了区别?能到达要害时刻要求吗?
抱负情况下，所选定的架构应功用强壮、运用灵敏，足以在初始布置阶段就将危险降到最低，而且供给了一个答应体系跟着时刻开展的渠道。
抱负条件下，一个MIL-STD-1553规划师能够选用传统的技能，运用有多个来历的COTS组件来处理这些问题。这种由许多商场供给的组件在性价比上有显着的优势。
2 MIL-STD-1553简介
请看一下数据传输途径，即图1中的MIL-STD-1553总线结构。MIL-STD-1553是一种界说数据总线的电子和协议特色的军用规范。作为一种在军用和商用范畴广泛运用超越25年之久的总线，而且契合MIL-STD-1553规范，它能以1 Mbit／s的速率高度准确、极为可靠地传输数据。
依据MIL-STD-1553规范的规则，总线结构由三个不同的硬件组成：
●总线操控器——总线操控器是总线上仅有答应在数据总线上宣布指令，并担任引导数据总线中数据流的硬件设备。假如一起有几个终端能够完成总线操控器的功用，同一时刻内只能有一个处于活动状况。
●总线监视器——总线监视器是一个能够监控总线上信息交流的终端。它能够用于飞翔测验记载、飞翔毛病诊断、保护记载与任务分析，一起还可作为一个备用总线操控器，它有满足的信息能够顶替总线操控器。但是，总线监视器是一个被迫的设备，它不能陈述所传输信息的状况。
●长途终端——每个长途终端都包含在数据总线和子体系间传输数据一切必要的电子器材和支撑性中间件。关于MIL-STD-1553，子体系便是所传输数据的发送者和接收者。这些终端不能作为总线操控器或总线监视器运用。
3 MIL-STD-1553体系施行
像其它网络技能相同，航空电子商场中的MIL-STD-1．553测验和仿真施行也阅历了从巨大的DEC Unibus卡到19英寸的经过机架装置的组件，又开展到用于VME和PCI体系上的较小、较为集成的多通道背板，现在又呈现了更小、集成度更高的。 PCMCIA接口。图2描绘了专用的MIL-STD-1553 ASIC芯片制造商的施行从离散的协议和收发器芯片组精简到单一的体积小、功耗低的AS%&&&&&%的开展过程。
(4)便于从头编程——因为支撑对现场硬件的从头编程，中心的施行明显下降了规划危险。假如体系需求发生改变，或许要修正一个错误时，根据FPGA的规划能够在软件的操控下进行晋级。这种灵敏性还能够在硬件结构完成后，在硬件和软件间从头区别功用。例如，假如在集成阶段发现软件不能有用地呼应一个实时事情，能够将该功用下移到FPGA等级，这样就将原由软件完成的功用转化为硬件功用。
(5)习惯多种机体——灵敏，可从头编程的处理方案适于为多种机体构架或针对多用途根底规划的飞航测验线上可更换件(LRU)。因为USAF和NATO的多种机体选用从MIL-STD-1553B规范分离出来的协议，所以多种机体的LRU需求灵敏、可编程的规划。某些规划施行了经过特别的子地址或形式代码协议进行寻址扩展的数据集。许多固定翼和可旋转翼飞机一起选用了较老的MIL-STD-1553A和MIL-STD-1553B LRU，这就要求总线操控器和总线监视器能够处理不同的协议。
4 对MIL-STD-1553体系规划选用根据中心的施行
现代FPGA的强壮功用使其成为MIL-STD -1553规划的抱负挑选，这便是Condor Engineering推出FlightCORE的原因。FlightCORE是一种答应规划人员在各种Altera和Xilinx的FPGA中轻松完成无版权的实例化规划的MIL-STD-1553 IP。大都情况下，使用Xilinx归纳技能(XST)或Altera Quartus II集成归纳技能(QIS)，FlightCORE 1553能够在两天内成功地集成。如图4所示，用户只须将CondorEngineering的IP中心与其本身逻辑和Condor Engineering的单个化模块(3 mm×3 mm)集成，即可完成高功用的MIL-STD-1553规划。FlightCORE还答应开发人员挑选存储器的巨细以刚好地与其体系需求相匹配。图4还显现了能够施行内部存贮和／或外部双端口随机存贮器。该产品还供给了Manchester II编码与解码、信息协议验证与合法化及为接口操控和编程施行简略的同享存贮架构等一切的必要组件。只需添加外部收发器即可，如规范的COTS MIL-STD-1553或RS-485收发器。
5 单一芯片上会集多个实例
相似Condor Engineering的FlightCORE这样的MIL-STD-1553处理方案需求少数的FPGA资源，约为3000个逻辑单元，148 kbit的内存和不到20个引脚(不包含外部主存总线)。较小的体积使在单一芯片上放置多个彼此独立的实例成为可能，如图3所示，某些程序能够在单一 FPGA上会集8到10个实例。
6 定论
FPGA与其包容的“知识产权”使规划人员能够对LRU进行修正或专门规划，以习惯不同的航空电子通讯和一日千里的晋级之间的细小差异。像Condor Engineering的MIL-STD-1553、1．Mb和10 Mb的FlightCORE IP这样的通讯中心，供给了一种直接而灵敏的办法，可有用地处理日益增长的功用和抛弃问题。
