近年来，越来越多的范畴需求用到高功用，高集成度的DSP器材，功用日益添加的多媒体处理器对DSP的需求也日益剧增，所以，根据MCU+DSP架构的集成芯片也随之应运而生，更低的本钱、更小的封装和更微的功耗所拓荒的，是一条归于DSP或许MCU厂商们的“阳光大路“而未来，它们还将沿着这条新路持续前行。本系列文章将为你介绍市面上比较盛行的根据MCU+DSP架构的处理器或许处理计划。
飞思卡尔DSP56800E
飞思卡尔在DSP与MCU范畴深耕数年，为满意商场开展需求，公司率先在56800内核基础上又推出了新一代增强型内核56800E，该产品可在单一内核上供给DSP和MCU两层功用。56800E 系列DSP将为不断增加的工业、电机操控、轿车和交融中的通讯与数据通讯商场运用供给低功耗、低本钱的单芯片计划。因为这种单内核规划耗费更少的功耗，飞思卡尔启动了许多新的、以电池供电、需求信号处理功用的便携式运用，如便携式数字音频、互联网设备和PDA等。
DSP56800E相关材料引荐：
1.MC56F8335：根据56800E内核的数字信号操控器
2.根据56800E数字信号处理和霍尔传感器的三相BLDC电机操控
简介
与56800比较，56800E功用最高可改进5倍，为需求更多存储空间、更高代码编译功率和更高的MIPS功用的客户供给了明晰的产品移植途径。DSP56800E 由几个功用独立的模块组成。包括：数据算术逻辑单元（ALU），地址生成单元（AGU），程序操控器，位操作单元，强化的片上仿真模块（Enhanced OnCE）和体系总线。如图所示。
灵敏的内存形式是DSP56800E 结构的一大特征，包括下面的几个方面：
程序RAM 和ROM 模块
数据RAM 和ROM 模块
非易失内存（NVM）模块
引导ROM，自举RAM 区履行代码的模块
Freescale 的规范片上外围接口总线（IP-BUS）支撑多种的片上外设模块，包括下面几个模块：
锁相环（PLL）模块
16 位守时器模块
看门狗（COP）模块和实时守时模块
同步串行接口（SSI）模块
串行外设接口（SPI）模块
可编程的通用I/O 口（GPIO）模块
特性
DSP56800E 结构具有一系列新的特色，用于进步体系功用，下降运用本钱，简化产品开发。包括以下各个方面。
高功用：DSP56800E 支撑许多的ＤＳＣ运用场合。
兼容性：向下兼容DSP56800 系列的源代码，DSP56800 只需求从头编译或许从头汇编就能够在DSP56800E 体系上履行。
易编程性：DSP56800E 的指令助记符类似于MCU 的指令助记符，易于从传统的微操控器编程转到DSC 编程。为了优化算法的履行，DSP56800E 的指令集支撑小数和整数类型。
对高档言语的支撑：C 言语编写的程序十分适宜DSP56800E 结构，大部分的运用能够运用高档言语编写却不会影响DSC 的功用，灵敏的指令集和编程形式使得编译代码的高效生成变为或许。
丰厚的指令集：除了支撑DSC 算法的指令集，DSP56800E 还供给操控、位操作和整型处理等指令，支撑多种数据类型和寻址形式。使得用户方便地生成高效、紧凑的代码。
高代码密度：DSP56800E 根本的单字指令长度仅为16 位，而多字指令则用于更杂乱的操作，到达优化的代码密度意图。DSP56800E 指令集着重的是高效操控的编程，因为在一个运用中最大的部分是这方面的操作。
支撑多使命：在DSP56800E 上履行一个实时操作体系或许简略的多使命体系将比其他的DSC 芯片更简略。DSP56800E 彻底支撑软件仓库，快速的从体系仓库中完结32 位上下文切换，根本的测验和设置指令，四优先级的软件中止。
准确性：DSP56800E 具有准确核算的才干。
硬件循环：DSP56800E 供给2 种类型大于0 的硬件循环。进步了功用，使得不再需求运用解开式循环技能。
并行性：每个片上履行单元，内存设备，外围操作是独立并行处理的。因为很高的并行性，下面的操作能在1 条指令内被并行履行：
—取下条指令
—16 位乘16 位，并将成果和一个36 位数累加
—可选择性进行成果取反、四舍五入以及饱和度处理
—2 个16 位数的移动
—无负荷的硬件循环
—2 个地址指针的更新
不行见的指令管道（pipeline）：八级指令管道进步了体系的功用，却坚持对编程者的不行见。开发者能够运用高档言语而不需求考虑到管道。
低功耗：因为运用的是CMOS 工艺，DSP56800E 自身耗费的能量是很少的， 并且DSP56800E 支撑两种愈加省电形式，STOP 和WAIT 形式。电源办理模块能封闭那些逻辑上不运用的部分
实时调试：Freescale 的加强型片上仿真技能供给了对DSP56800E 内核的状况完结了简略、贱价、非侵略、速度无关的存取方法。经过运用这一技能，在不中止内核的运转情况下，编程者能彻底的操控处理器的操作，能简略、高速的完结调试使命。
DSP56800E 的高效指令集和总线结构，扩展的并行性，片上编程和数据内存，先进的调试和测验功用使得内核能很好地处理实时性问题、嵌入式DSC 和操控使命。
内核编程形式
DSP56800E 的内核寄存器被认为是内核编程形式的一部分。如图2-1 所示。片上模块的寄存器被映射到数据存储器的64 个单元上，留意，这64 个单元在特定的设备上能够坐落数据存储器的任何方位。运用内存块的实例如表2-1 所示。能够参阅特定器材的用户手册得到其模块的细节描绘，包括它们的功用，存储区的寄存器及其映射到内存的方位。
双哈佛存储器
DSP56800E 具有程序存储区与数据存储区分隔的双哈佛结构，如图2-2 所示。这种结构答应一起进行对程序存储区和数据存储区的读写操作，并且数据存储器支撑一起2个地址的读操作，支撑最多达３个地址单元的存储器操作。
在程序存储器中，包括了能够恣意巨细和放在恣意方位的复位中止向量。外设寄存器被映射到数据存储器的６４个字的地址单元。
外设寄存器的６４个字的地址单元原则上能够被重映射到恣意地址。为了不堆叠RAM 和ROM 数据存储块，64 个字单元的地址通常被特别设定，X：《《pp 寻址形式供给了针对64 个单元的高效拜访，供给了单字，单周期搬运和位操作指令。
留意在64 个单元的最上面12 个单元被DSP56800E 内核保存运用，用于中止优先级，总线操控寄存器。
DSC实例
DSC 是一种能对周期性地采样和数字化的实时信号进行算术的处理器，DSC 实例都包括以下几个方面：
滤波
卷积（混合两个信号）
相关（比较两个信号）
整流，放大和传输
图1-3 是1 个模仿信号处理的比如。图中的电路过滤了来自的传感器的信号，传感器信号收集电路运用了1 个可调理的放大器，并运用该成果操控1 个动力臂。抱负的滤波器是无法规划出来的，工程师规划滤波器时有必要尽量满意：可接受的呼应性，不同温度的改变，元器材老化，电源动摇和元器材的精度等要素。依照这样要求规划出来的电路一般具有很低的抗搅扰性，需求常常调整参数且难于修正。
运用 DSC 的等效电路如图1-4 所示。这个运用除了DSC 之外，还要求1 个A/D 转化器和D/A 转化器。
上图的处理电路首要经过 1 个滤波器约束输入信号的波段，将去除了超越波段的搅扰信号。然后信号被取样，经过AD 转换器数字化并送入DSC 进行数字化处理。DSC的输出经过DA 转化成模仿信号并经过低经过滤，消除数字化的影响。
经过DSC 履行的特定的滤波严格来说是个软件的进程。DSC 能履行任何运用模仿技能完结的滤波器。并且，运用模仿技能很难完结的自适应性过滤，能很简略的经过DSC 完结。
总归，运用DSC 的优势如下：
更少的元件
安稳，确认的功用
无需调整滤波系数
广泛的运用规模
愈加明显的过滤特色
抗噪声才干强
易完结自适应性过滤
具有自测验功用
较好的电源搅扰抵抗机制
DSP56800E 系列不是为了一个特定的运用专门定制的%&&&&&% 芯片，而是作为一种通用意图的DSC 结构，用于高效的履行一般DSC 算法和操控代码。
如图1-5 所示，DSC 要害的特点如下：
乘法累加（MAC）操作
MAC 的每个指令周期取2 条操作数
强壮的指令集确保了履行的灵敏性
移入/出DSC 数据
MAC 操作是一个在DSC 中的根本操作，DSC56800E 双哈佛结构优化了MAC 操作，经过一起对两个独立的数据单元存取使得乘法操作和加法操作在一个MAC 时钟周期内完结。整个进程有必要在程序的操控下才干完结从乘法器的取数和对核算成果的转存。因为内存和MAC 是相互独立的，DSC 能在一条指令内履行两个内存的数据交换，一个乘法和加法运算，两个地址的更新等操作，使得许多DSC 级的处理器能愈加高效的履行乘法运算。
