您的位置 首页 新品

根据FPGA的USB3.0 HUB设计方案

USB总线是目前最为成功,应用最为广泛的外设接口。随着时代的进步和发展,电子产品、手持设备、超大容量的高清视频设备以及千万像素的数码相机等设备的需求越来越高,USB接口规范也需要相应地进行不断地更新和

  USB总线是现在最为成功,使用最为广泛的外设接口。跟着年代的前进和开展,电子产品、手持设备、超大容量的高清视频设备以及千万像素的数码相机等设备的需求越来越高,USB接口规范也需求相应地进行不断地更新和晋级。USB3.0的最高理论速度到达了5Gbit/s,向需求更大电力支撑的设备供给更好的支撑和电力供应,它在USB2.0的基础上增加了新的电源办理功用,选用全双工数据通讯,供给更快的传输速度,而且向下兼容USB2.0和USB1.1设备。USB体系首要包含三个部分:主机,设备和物理衔接。主机一般是PC或许主机操控器;设备是指常用的U盘、带USB的摄像头、相机等设备;物理衔接便是一般用的传输线,在USB3.0体系中,选用了对偶单纯形四线制差分信号线,因而能够支撑双向并发数据流传输,这也是USB3.0比较于USB2.0设备速度提高的关键因素。

  HUB是USB体系中的重要组成部分,且能够使用在大多数操作体系,它是树立主机与USB设备之间的桥梁。作为一类特别的USB设备,能够一起将一个接口转化为多个接口,为用户供给了功率和快捷。

  1. USB3.0 HUB的简介

  1.1 USB3.0 HUB的根本组成

  依据最新USB3.0的协议规则,USB3.0 HUB首要由Super Speed HUB,Vbus Control Logic,USB2.0 HUB以及上下行端口组成。因为USB3.0是向下兼容的,所以它有完好的USB2.0 HUB规划,而Super Speed HUB部分便是USB3.0 HUB差异于USB2.0 HUB的首要部分。USB3.0 HUB根本结构如图1所示。

  

  图1 USB3.0 HUB的根本结构

  1.2 USB3.0集线器的功用

  USB3.0 HUB是USB体系中的重要部分,它的根本功用如下:

  1)根本衔接功用。

  2)电源办理功用。USB3.0能够供给900mA的电源,这样就能够给那些衔接USB3.0的设备更快更好地完结充电。因为新的接口供给了额定的两条线,900mA的电力支撑能够驱动无线适配器,这样在900mA的高电力支撑下能够脱节靠线缆衔接的必要性。在很多数据传输的一起,闲暇的设备能够主动进入低功耗状况,给正在传输的设备供给更好更快的功用支撑。

  3)设备衔接和断开检测。

  4)总线的过错检测和康复。

  5)HUB3.0的主动挂起和康复功用。

  6)向下兼容,下行端口一起支撑高/低/全速设备。

  2. Super Speed HUB的规划

  USB3.0 HUB是一种便携的低成本的USB3.0扩展接口,它的下行端口面向USB设备,上行端口面向PC主机或许嵌入式主机操控器,速度由上行端口的主机来决议,一起它在下行端口给设备供给衔接和断开的检测,依据USB3.0最新协议规范,要完结上节所述各项功用规划。Super Speed HUB的全体构架如图2所示,包含SIE、操控、处理转化、中继、路由、AES加解密等部分。

  

  图2 USB3.0 HUB的全体构架

  2.1 SIE(Serial Interface Engine)模块

  Super Speed HUB中的SIE模块处理USB规范中物理层和协议层的协议解析,它首要完结包的辨认与发生、比特填充和提取、时钟与数据别离、NRZI编码和解码、PID(包标识符)的发生和检测、CRC校验码的辨认和发生、地址检测等。SIE模块规划中,分为SIE_PL和SIE_FUC两个部分。SIE_PL模块担任数据包的解析与安排,PID(包标识符)发生与检测、CRC校验辨认与发生、地址检测等。SIE_FUC模块首要完结SIE模块与MCU的接口逻辑功用。别的,为了使本体系规划愈加安稳,SIE模块中选用跨时钟域的规划,一个是本地的48MHz的大局时钟,别的一个是USB主机从接纳到的数据流中采样接纳的12MHz数据时钟(行将48MHz本地大局时钟4分频得到)。SIE模块规划框图如图3所示。

  

  图3 SIE模块规划框图

  2.2 HUB操控器模块

  HUB操控器首要完结HUB的办理及操控,完结与主机的交互。主机端经过类恳求与HUB操控器模块通讯,获得HUB端口的描述符,而且完结USB HUB及其下行端口的办理和操控。主机经过向端点0发送类恳求和规范恳求来完结HUB的枚举进程。

  2.3 AES模块

  AES是一种依据置换和替代的算法,它完结加解密功用。在USB3.0 Super Speed形式下,依据用户的需求,当数据从上行端口向下行端口传输时,对数据进行加密,以避免信息盗取。相同,在数据由下行端口向上行端口传输时完结其解密进程。AES算法加解密进程如图4所示。

  

  图4 AES算法加解密进程

  在加解密的进程中,因为USB3.0 HUB的传输速度可到达3200Mbit/s,可是AES的加解密IP在250MHz的吞吐率下最高速率只能到达2400Mbit/s,因而在加解密的进程中需求2个AES来完结其功用。图5是USB3.0 AES加密原理图,从图中能够看到上行端口会向EM_A发送奇数128bit数据,向EM_B发送偶数128bit数据,一起,Mem_buf模块也会轮询地从EM_A模块和EM_B模块承受数据。而在曾经的USB2.0的形式下,数据位宽只要8bit,全速的带宽为480Mbit/s,所以只需求1个AES就能够。

  

  图5 AES算法加密原理图

  2.4 ROUTING模块

  ROUTING模块即路由逻辑模块,它的作用是依据衔接到下行端口设备的速度来决议将下行端口衔接到中继模块仍是衔接到TT模块。因为在USB3.0HUB的上行端口中的速度是高速的,而下行端口则不确定为高速、全速或许低速,所以当下行端口设备的速度为高速时,ROUTING模块衔接到中继模块,假如下行端口设备的速度为全速或许低速时就衔接到TT模块。

  2.5 Repeater中继模块

  集线器中继模块在HUB的数据转发中起到树立和撤除上行端口和下行端口之间的衔接,而且处理集线器的挂起和唤醒的作用。中继器把上行端口的数据发送到下行端口,把下行端口的数据发送到上行端口,而且要用本地时钟来从端口上发送和承受数据。它以数据包为单位操控端口的树立和衔接以及HUB的唤醒和挂起。如图6所示为Repeater的衔接状况机。

  

  图6 Repeater的衔接状况机

  2.6 PHY模块

  PHY模型便是一般所说的USB物理收发器模型,它的作用是完结数据的串并转化。因为在上行端口是并行数据,而在面向设备和电缆中的下行端口是串行数据。

  2.7 TT处理转化器

  TT模块的作用是完结传输业务转发和速度的匹配。当上行端口在高速环境下运转而下行端口在全速或许低速下运转时,TT处理转化器便是将高速业务转化成低速业务。因为要满意速度的匹配,因而TT处理器有必要选用缓存的方法来存储,在缓存的上行端口是一个高速处理器,用来处理高速数据的收发;缓存的下行端口是全速和低速处理器,用来处理全/低速数据的承受和发送。

  3. FPGA仿真与验证

  为了更好地完结仿真和验证,选用ModelsimSE和Navos公司的Debussy软件。首要建立仿真环境,包含编译测验文件、仿真调用文件、引导文件、宏界说文件以及鼓励文件。首要将C言语的驱动程序在Linux环境下转化为二进制的kvout鼓励文件,把二进制的kvout文件存储在外挂的Flash中然后再存储到内置的RAM中,使其成为宣布指令的源头;一起USBDevice的行为级模型也会装载部分指令以到达仿真的意图。如图7所示为USB3.0HUB高速数据批量传输仿真成果。

  

  图7 USB3.0HUB高速数据批量传输仿真(截图)

  图中数据包的总巨细为4096byte,rst_n为体系复位信号,clk30为主机端12M时钟,pci_clk为本地时钟,cpu_datao是从主机发送出的数据,utm0_data,utm1_data,utm2_data,utm3_data分别为经过USB3.0HUB扩展后的4路高速信号,Utm_rxready,utm_rxvalid,utm_rxactive分别为端口的操控信号。

  为了加强整个规划的可靠性,有必要进行FPGA验证,FPGA验证挑选的是Altera的StratixIIS180开发板,选用QuartusII将RTL级的verilog代码进行变异而且综组成网表,然后经过USB-blaster下载线下载到FPGA测验版中,别的鼓励文件是在Linux环境下编译发生的,而且经过EJTAG下载到测验版中。把鼓励文件下载到FPGA板子中后,把HUB的上行端口衔接到USB的主机,此刻假如主机查看出有USB HUB衔接,会发生1个复位信号;在HUB复位后,USB主机向USB Device发送令牌包,而且对HUB进行枚举,主机辨认出该HUB;当主机对USB3.0 HUB成功枚举后依照USB协议进行数据传输。

  在传输速率上,能够经过USB3.0 HUB传输1个比较大的文件,而且用ATTO DISK BENCHMARK软件来测验其读写速度,经过ATTO能够显示出读取数据能够提高到1088Mbit/s,写入速度能够到达840Mbit/s(USB2.0 HUB的读写速度分别为240Mbit/s和184Mbit/s);很显然这个读写速度比USB2.0的提高了5~6倍。当然因为软件和硬件的各种原因,这个实践的传输速度离其理论最大值5G bit/s有必定的距离,但已根本完结其高速传输的功用。

  从verilog的功用仿真、时序仿真和FPGA验证标明,USB3.0 HUB根本完结了高速数据的传输,到达了预期的作用。

  4. 总结

USB及HUB接口是现在计算机以及微操控器中最常用的通用高速接口,它能够衔接串口、U盘、音频、视频、手机、相机等绝大多数的外设设备。USB3.0正在以其高速度、高功用、高可靠性、低成本等特色逐步替代更多的USB2.0产品,成为通讯电子市场的首要接口。本文中规划的USB3.0 HUB完结了多媒体数据的高速同步及时传输;更佳的电源办理功用以及支撑AES加密解密等功用,这些都将促进它在市场上敏捷遍及。可是USB3.0及其HUB仍旧有自己的瓶颈,比如在某些使用中需求尽可能高的吞吐量时,线缆的长度会受到限制;一起电缆的原料以及信号的质量也会在全体上影响传输的作用,所以在传输百兆以上数据流时,所用线

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/xinpin/245378.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部