在数字图像处理、航空航天等高速信号处理运用场合，需求有高速大容量存储空间的强力支撑，来满意体系对海量数据吞吐的要求。经过运用大容量同步动态RAM(SDRAM)来扩展嵌入式DSP体系存储空间的办法，选用ISSI公司的IS42S16400高速SDRAM芯片，详细论说在依据TMS320C6201(简称C6201)的数字信号处理体系中此规划办法的详细完结。
1 IS42S16400芯片简介
IS42S16400是ISSl公司推出的一种单片存储容量高达64 Mb(即8 MB)的16位字宽高速SDRAM芯片。SDRAM的首要特点是：①同步拜访，读写操作需求时钟；②动态存储，芯片需求守时改写。IS42S16400选用CMOS工艺，它的同步接口和彻底流水线的内部结构使其具有极大的数据传输速率，可以作业在高达133 MHz的时钟频率下，改写频率每64 ms为4096次。该SDRAM芯片内部有4个存储体(bank)，经过行、列地址分时复用体系地址总线，对不同存储体内不同页面的详细存储单元进行读写拜访寻址。在进行读操作之前，有必要预先激活SDRAM内对应的存储体，并挑选存储器的某一行，然后送人列地址读取需求的数据。从输出列地址到SDRAM回来相应数据之间存在一个存取推迟。假如拜访新的页面，则先需求封闭一切的存储体，否则已翻开的页面将一向有用。在写操作之前，因为现已预先激活了有关的行地址，因而可以在输出列地址的一起输出数据，没有推迟。IS42S16400供给自改写形式的设置，可以使芯片运行在低功耗的状况下，然后大大削减嵌入式体系的功率耗费。
2 C6201与SDRAM的外部存储器接口
DSP芯片拜访片外存储器时有必要经过外部存储器接口EMlF(External Memory Interface)。C6000系列DSPs的EMIF具有很强的接口才干，不只具有很高的数据吞吐率(最高达1200 MB／s)，并且可以与现在简直一切类型的存储器直接接口。在C6201体系中，供给了4个互相独立的外存接口(CEX)。除CEl空间只支撑异步接口外，一切的外部CEx空间都支撑对SDRAM的直接接口。表1总结了C620XDSPs的EMIF所兼容的SDRAM装备。表2给出了C6000系列DSPs的EMIF所支撑的SDRAM操控指令。
2．1 SDRAM的改写
为了进步存储容量，SDRAM选用硅片电容来存储信息。跟着时刻的推移，有必要给电容从头充电才干坚持%&&&&&%里的数据信息，这便是所谓的“改写”。它的存在也使得SDRAM的运用变得略显杂乱，带来了必定的运用难度。
C6000系列DSPs有专门的SDRAM操控寄存器(SDTCL)和SDRAM时序操控寄存器(SDTIM)，用来进行SDRAM的各种时序操控，大大减轻了规划人员的开发难度。SDCTL寄存器中的RFEN位操控是否由EMIF完结对SDRAM的改写。假如RFEN=1，EMIF会操控向一切的SDRAM空间宣布改写指令(REFR)；而SDTIM寄存器中的PERIOD位段则操控详细的改写周期。
在REFR指令之前，会主动刺进一个DCAB指令，以确保改写进程中一切的SDRAM都处于未激活状况。DCAB指令之后，EMIF开端依照SDTIM寄存器中PERD字段设置的值进行守时改写。改写前后，页面信息会变为无效。
关于C620X，EMIF SDRAM操控模块内部有一个2位的计数器，用来监测提交的改写请求的次数。每提交一个请求，计数器加1；每次改写周期之后，计数器减1。复位时，计数器主动置为11b，以确保在存取拜访之前先进行若干次改写。计数器的值为llb，代表紧迫改写状况，此刻页面信息寄存器变无效，迫使操控器封闭当时的SDRAM页面。然后，EMIF SDRAM操控器在DCAB指令后履行3次REFR指令，使计数器的值减为0，再持续完结余下的存取操作。 2.2 SDRAM的初始化
当某个CE空间装备为SDRAM空间后，有必要首要进行初始化。用户不需求操控初始化的每一个进程，只需求向EMIF SDCTL寄存器的INIT位写1，请求对SDRAM作初始化。然后，EMIF就会主动完结所需求的各步操作。初始化操作不能在进行SDRAM存取进程中进行。整个初始化进程包括下面几个进程：
①对一切的SDRAM空间宣布DCAB指令；
②履行3个REFR指令；
③对一切的SDRAM空间宣布MRS指令。
2.3页面鸿沟操控
SDRAM归于分页存储器，EMIF的SDRAM操控器会监测拜访SDRAM时行地址的状况，避免拜访时产生行越界。为了完结这一使命，EMIF在内部有四个页面寄存器，主动保存当时翻开的行地址，然后与后续存取拜访的地址进行比较。需求阐明的是，当时存取操作结束并不会引起SDRAM中现已激活的行被当即封闭，EMIF的操控原则是坚持当时的翻开状况，除非有必要封闭。这样做的优点是可以削减封闭／从头翻开之间的指令切换时刻，使接口在存储器拜访的操控进程中充沛利用地址信息。
关于C620X，每个CE空间包括1个页面寄存器(只对装备为SDRAM空间有用)，因而C620X每个CE空间1次只能激活1页。进行比较的地址位数取决于SDCTL寄存器中SDWID位的值。假如SDWID=O，该CE空间构成页面的巨细为512，比较的逻辑地址是位23～11；假如SDWID=1，该CE空间SDRAM构成页面的巨细为256，比较的逻辑地址是位23～10。一旦发现存取拜访产生了页面越界，EMIF会主动履行DCAB操作，然后再开端新的行拜访。
2．4 拜访地址的移位
因为SDRAM行逻辑地址与列逻辑地址复用相同的EMIF 引脚，所以EMIF接口需求对行地址与列地址进行相应的移位处理。地址的移位处理由SDCRL寄存器中的SDWlD位操控。
别的，关于SDRAM，因为输入地址也是操控信号，因而需求阐明以下几点：
①RAS有用期间的高位地址信号会被EMIF内部SDRAM操控器锁存，以确保履行READ和WRT指令时选通正确的bank；
②READ／WRT操作期间，EMIF会坚持pre-charge信号为低(C620X是SDAl0)，以避免READ／WRT指令履行后产生auto pre—charge操作。
2.5 接口时序的规划
关于C620X，EMIF与SDRAM的接口时序由SDCTL寄存器操控。EMIF供给了5个时序参数，其间3个在SDCTL寄存器中设置，别的2个为固定值，如表3所列。在剖析接口时序的合作状况时，需求核算“殷实时刻”tmargin的巨细，这是在考虑了SDRAM芯片的器材手册供给的最坏状况之后，得到的时序上的一个裕量。至于tmargin值的巨细，是体系规划层需求考虑的问题，详细要求随不同的体系而异，并且与印制板的实践布线状况以及负载的状况密切相关。
3 体系规划中IS42S16400芯片的运用
3.1 C6201与IS42S16400的接口完结
因为IS42S16400归于16位字宽的64 Mb SDRAM芯片，而C6201的EMIF只供给32位字宽的同步外存储接口，为了使整个体系的存储空间坚持接连，运用2片SDRAM与DSP芯片组成实践巨细为16 MB的外部存储体系，如图1所示。图1中IS42S16400芯片各引脚意义如下：CS，片选；CLK，体系同步时钟；RAS，行地址挑选；CAS，列地址挑选；WE，读／写使能；CKE，时钟使能；DQMU、DQML，凹凸字节使能；A[13：123]，Bank地址挑选线；A[11：0]，行、列地址线；DQ[15：0]，双向数据端口。
由图1可以看出，尽管C620l供给32位地址寻址才干，可是经EMIF直接输出的地址信号只要EA[21：2]。一般状况下，EA2信号对应逻辑地址A2，但这并不意味着DSP芯片拜访外存时只能进行word(32位)的存取。实践内部32位地址的最低2～3位经译码后由BEx输出，是可以操控字节拜访的。更高位逻辑地址经译码后输出CE[3：0]。
在实践的体系完结中，C6201的CLKOUT1时钟频率为200 MHz，故而SDRAM的实践作业频率为100 MHz(SDCLK=CLKOUT2=CLKOUT1 frequency／2)，即tcyc=10 ns。SDRAM被装备在CE2空问(开始逻辑地址为0x02000000)。
3．2 06201 EMIF SDRAM寄存器设置
表4列出了装备SDRAM需求设置的EMIF寄存器称号及相应的位或位段。
EMIF大局操控寄存器中的SDCEN位(位6)设置为1，用来使能SDRAM同步时钟SDCLK的输出。EMIFCE2空间操控寄存器中的MTYPE位段(位6～4)设置为011b，用来装备CE2为32位宽的SDRAM空间。由IS42S16400数据手册可查得tRC=70 ns、tRp=18 ns、tRCD=18 ns，故而EMIF SDRAM操控寄存器中的TRC位段(位15～12)应设置为0110b，TRP位段(位19～16)应设置为0001b，TRCD位段(位23～20)应设置为0001b。INIT位(位24)置1，用来强制对SDRAM进行上电初始化。RFEN位(位25)置1，用来使能EMIF对SDRAM的改写。SDWID位(位26)置1，用来向EMIF标明所运用的SDRAM芯片的字宽为16位。因为IS42S16400的改写频率为每64 ms 4096次，故依据公式PERIOD=trefesh/tcyc,EMIF SDRAM时序操控寄存器中的PERIOD位段(位11～O)被设置为0x61A。
3．3 CCS开发环境中SDRAM装备程序源代码
TI公司的集成开发环境CCS(Code Composer Studio)中，IS42S16400SDRAM芯片的装备程序C代码如下：
结 语
以上介绍了TMS320C6201 DSP芯片与SDRAM(IS42S16400)的详细硬件接口完结。因为SDRAM具有的大容量、高速度和低价格的优势，运用SDRAM构建嵌入式运用海量存储体系会成为一种行之有用的办法。现在该体系已调试结束。运用SDRAM作为DSP体系外接高速、大容量主存储器具有十分显着的优势，充沛显现了SDRAM在嵌人式体系中的杰出运用远景。
