CCD是一种广泛运用于成像体系中的光学传感器，TDI-CCD运用延时积分的办法，经过对同一物体屡次曝光，完结增强型光能收集的意图。一起，依据像移补偿的速度，规划TDI-CCD的电荷搬运速率，可以完结电子学像移补偿。本文论述的成像体系以TDI-CCD为中心，运用FPGA完结CCD图画数据整合功用的硬件体系。由于FPGA在资源、速度、功率、安稳性等方面有许多优势，因而，选用FPGA完结高速、大规划、继承性好的成像软件，经过在软件结构、模块和规划办法上的优化，寻求愈加合理规划方案，到达功用和功用的进步。本文将FPGA规划的一些辅导性准则运用于实践的体系规划中，给出了FPGA自顶向下的软件结构区分，以及程序规划中的留意事项。经过对模块接口信号的解耦处理，增强了体系的适应性和安稳性，该软件体系在实践工程中已进行验证。
1 成像体系结构
成像体系以TDI-CCD为中心，选用FPGA作为中心数据处理单元，完结数据处理传输，其根本组成部分如图1所示。
时序驱动单元选用FPGA发生驱动时序，经过硬件电路完结对CCD操控信号驱动；焦平面单元将CCD视频信号经过预放、滤波、相关双采样（CDS）、A／D转化后输入到图画处理单元；图画处理单元接纳操控器指令，完结全体对成像体系的操控，以及图画数据的整合传输等功用；
2 成像软件规划
成像体系软件选用FPGA完结。软件中心是图画处理单元。该单元接纳CCD行同步信号以及指令，完结数据处理功用；
成像体系FPGA的首要功用如表1所示。成像体系在物理上分为3个电箱。图画处理电箱独立存在，并接纳焦平面电箱的视频信号和操控电箱作业指令，完结数据处理。依据体系逻辑功用区分FPGA软件结构，并将软件规划规范运用其间，优化体系功用。图画处理单元作业频率高，数据处理杂乱，不同的结构区分和规划办法对功用影响较大，因而，本文对图画处理软件规划进行具体论述。
2．1 FPGA软件规区剖析
可编程逻辑规划准则的合理运用，为了解FPGA程序规划，完结高效、安稳的数字体系供给了条件。
（1）资源与速率的平衡。资源和速率是FPGA规划的重要目标。经过合理的软件结构区分，在高速数据处理区域选用速度优先办法，即经过模块复用、串／并转化、数据流水化等办法完结高速数据传输；在低速处理区域，选用串行办法和组合逻辑，经过添加扇出完结资源的最优化。
（2）体系与硬件匹配。FPGA内部硬件资源决议规划的结构和办法。选用BLOCK RAM或Distributed RAM，依据数据处理内容、资源运用率要求决议运用办法；别的，运用大局信号线，完结大局变量处理；运用FPGA内部IP和原语完结程序规划，改进程序架构。
（3）同步规划。同步规划是资源与速度的表现，在异步时钟域数据处理时，选用FIFO转存，处理同频异相或异频问题，完结数据读取和传输。
（4）牢靠性规划。软件规划选用冗余和容错性规划、简化规划规划和削减软件装备项；
2．2 图画数据处理与剖析
2．2．1 数据率和时钟挑选
CCD图画输出数据率核算如下：
式中：F为输出数据率；Fpixel为CCD像元搬运速率；A为量化等级；Npixel为像元数；Na为哑像元数；TL为行周期。依据目标核算，成像体系的数据率到达1 Gb／s以上，因而，数据传输选用10 b数据并行办法，满意软硬件规划预订的目标要求。
2．2．2 时钟域剖析
CCD图画处理单元，主时钟选用120 MHz有源晶振（elk_sys），经过FPGA内部大局时钟网络（BUFG）完结大局走线；规划时不主张运用DCM。体系的首要时钟如表2所示。
体系接纳外部行同步时钟，经过高频主时钟同步，并在FPGA内发生内部行频，用于发生CDS信号及操控逻辑。经过分频发生串行时钟，完结遥控遥测信号的收发；发生数据时钟，完结数据采样和传输；
2．2．3 成像体系软件结构及功用完结
依据软件体系功用，自顶向下区分模块，如图2所示。为了确保模块间信号的独立性，增强了模块解耦处理，具体的处理准则是：削减模块IO数量，削减逻辑相关程度，防止信号操控环路发生；存储器与后续数据处理操作整合；模块间防止数据传输，削减异步时钟域的数据同步问题；选用脉冲电平逻辑完结模块操控等。由于合理区分了软件模块，方便了模块化规划和仿真验证，为后续的作业奠定了坚实的根底。图2中三级模块没有具体给出。
（1）数据解析模块。经过RS 422解析串行指令，一起完结部分硬指令翻译，并依据指令要求发送体系遥测参数。串行接纳数据选用累加校验，并对接纳数据进行预存储。校验正确后，将数据以乒乓办法存入RAM，以确保读／写逻辑不抵触；校验错误时，不转存数据。依据不同的指令类型，对相应的地址进行读／写操作，更新结束后给出标志位。
（2）视频操控模块。输出A／D参数、CDS信号和A／D输出时钟。A／D参数选用播送办法，经过使能信号完结20路AD的装备；由外行信号htck同步A／D的操控逻辑以及CDS信号；由于数据处理速度较低，完结时，经过添加扇出、削减模块复用，来下降资源运用率。CDS采样脉冲的方位对信号质量影响很大，需求精密调理。在规划时，选用FPGA内部移位寄存器生成不同方位的采样脉冲，在调试中完结准确对准。
（3）数据整合模块。将输入的20路图画数据整合一路输出。依据作业指令挑选灰度图画或实时图画，并行存储到相应的fifo中；输出时，经过操控读使能信号，完结数据的循环读取。规划FIFO时，依然选用乒乓办法，经过标志信号使读写逻辑别离。比较RAM规划而言，防止了大规划地址线形成的亚稳态问题，规划时序相对简略。
（4）数据输出模块。依据卫星指令将图画数据依照规矩格局输出。规划时，需求留意数传协议中各数据段数据的输出时序。因而，杰出的模块规划，更有利于程序的完结和验证。
2．3 功用与规划要害
（1）FPGA内部时钟域剖析有利于同步规划的完结，在杰出的时钟分配下，可以进步体系运转频率，添加软件牢靠性。依据FPGA资源阐明，每个slice有固定数量的触发器和查找表（LUT）资源，合理运用可以下降器材资源的运用率。
（2）组合逻辑简单发生亚稳态，为体系带来不确认要素，一起，组合逻辑延时也约束了体系的运转频率。在频率要求较高的模块内部，可以选用流水线技能下降组合逻辑规划。
（3）软件结构对体系功用和资源运用有很大的影响；不合理的结构区分不只浪费资源，也不利于软件的晋级和保护。该软件经过合理的结构和接口信号区分，力求到达模块解耦的意图。经过具体的接口时序阐明，可以更好的进行软件保护和更新，为后续开发奠定根底。
2．4 关于软件体系作业频率和硬件速度的匹配
电路规划时，经过剖析硬件电路的芯片参数和电路延时辅导软件规划。关于要害信号走线，除了可以在硬件上设置延时线外，FPGA内部可以经过DLL倍频时钟，经过时钟计数办法完结延时，或许经过FPGA内部LUT和门逻辑完结组合逻辑延时规划。由于FPGA的端口速率有限，不同等级的FPGA芯片的处理速度也不同，因而，需求参阅FPGA的参数特性规划体系结构，并确认端口数传规矩和内部结构，一起，留意与外围
硬件的匹配，以确保软硬件牢靠运转。
3 实时图画效果评价
图3给出了试验室条件下的原始数据图画。经过调整信号处理器的增益，调整相应抽头的灰度值，然后到达灰度均衡效果；经过调查相应的图画数据可以得出，数据处理和成像效果到达预订目标要求。
4 结语
FPGA成像软件是体系牢靠运转的重要保障，其功用对全体分辨率的进步有着无足轻重的效果。在给定的硬件条件下，经过高效规划FPGA软件，可以明显进步体系功用。在成像软件的数据处理办法上，依然有许多方向，如实时图画紧缩传感，进步体系的传输才能；在FPGA内部进行海量数据处理等。经过试验证明，该软件的实践运转速度到达要求。由于硬件处理速度的约束，若想进步软件运转频率，寻求愈加合理的软件体系结构以及电子学分体系结构将成为重要的研讨内容。
