编写PCB规划规矩查看器技巧
本文论述了一种编写PCB规划规矩查看器(DRC)体系办法。运用电路图生成东西得到PCB规划后，即可运转DRC以找到任何违背规划规矩毛病。这些操作有必要在后续处理开端之前完结，而且开发电路图生成东西开发商有必要供给大多数规划人员都能轻松把握DRC东西。
编写归于自己PCB规划规矩查看用具有许多长处，虽然规划查看器并不那么简略，但也并非高不可攀，由于任何了解现有编程或脚本言语规划人员彻底能够规划查看器，这项作业优点是不可估量。
可是，商场出售通用东西一般不具备满意灵敏性以满意特定规划需求。因而，客户有必要将新特性需求反映给DRC东西开发商，而这一般需求消耗必定资金和时刻，特别当需求不断更新时。走运是，大多数东西开发商均可为客户供给编写归于自己DRC以满意特定需求快捷办法。可是，这种具有强壮功用东西没有得到广泛认同或运用。本文供给了运用DRC东西获取最大收益有用攻略。
由于DRC有必要遍历 PCB规划整个电路图，包括每个符号、每个引脚、每个网路、每种特点，如有必要还能创立数目不限“隶属”文件。如4.0节所述，DRC能够标示出任何违背规划规矩纤细差错。例如其间一个隶属文件就或许包括规划用到悉数去耦电容。假如电容数低于或高于期望值，就将在或许呈现电源线dv/dt问题当地标示赤色记号[1]。这些隶属文件或许必不可少，但并非任何商用DRC东西都必定能创立这些文件。
DRC另一优势是便于更新，以习惯新规划特性(如那些或许影响规划规矩新特性)需求。而且，一旦在该范畴取得充沛经历，那么还能完成许多其它功用。
例如，假如能编写归于自己DRC，那么就能编写归于自己物料清单(BOM)创立东西，这样就能更好地处理特定用户需求，如怎么获取自身不归于电路图数据库一部分器材“额定硬件”(如插座、散热装置或螺丝刀)。或许规划人员能够编写归于自己Verilog网表剖析器，该剖析器在规划环境下具有充沛灵敏度，如怎样获取适用于特定器材Verilog模型或时刻文件。实际上，由于DRC遍历了整个规划电路图，因而能够搜集悉数有用信息以输出PCB规划Verilog网表剖析所需仿真和/或BOM。
在不供给任何程序代码前提下评论这些论题真实有些勉强，为此，咱们将以一种电路图获取东西为例进行阐明。本文选用了Mentor Graphics公司开发附归于PADS-Designer产品线ViewDraw东西。此外，咱们还选用了ViewBase东西，这是一个可被调用并对ViewDraw数据库进行存取操作简化C例行程序库。运用ViewBase东西，规划人员能够轻松地选用C/C 言语为ViewDraw编写完好且高效DRC东西[2] [3]。需求留意是，这儿评论基本原则相同适用于任何其它PCB电路图东西。
输入文件
除了电路图数据库，DRC还需求一些能够描绘特定状况处理输入文件，如主动衔接到电源平面合法电源网路称号。例如，假如电源网路名为POWER，那么电源平面将选用后端封装设备(如适用于ViewDrawpcbfwd)主动衔接到电源平面。下面给出了输入文件列表，这些文件有必要放在固定大局方位，这样DRC就能主动找到并读取，然后在运转时将这些信息保存在DRC内部。
* 文件legal_pwr_net_name可选，该文件包括POWER信号悉数合法网路称号，如VCC、V3_3P和VDD。在PCB布局/路由东西中，需求对称号大小写进行区别，一般VCC并不等同于Vcc或vcc。VCC能够是5.0V电源，而V3_3P则能够是3.3V电源。 * 文件legal_pwr_net_name可选，由于后端封装设备配置文件一般有必要包括一组合法电源线网路称号。假如选用Cadence规划体系公司Allegro布线东西，那么pcbfwd文件名则为allegro.cfg而且具有如下进口参数：
接地：VSS CGND GND GROUND
电源：VCC VDD VEE V3_3P V2_5P 5V 12V
假如DRC能够直接读取allegro.cfg文件，而非legal_pwr_net_name，那么将能得到更好成果(即引进差错几率较小)。
一些符号有必要具有外接电源线引脚，由于这些符号并不衔接到惯例电源线层。例如，ECL器材VCC引脚要么衔接到VCC，要么衔接到GROUND；其VEE引脚则可衔接到GROUND或-5.0V平面。此外，电源线引脚在抵达电源线层之前也可衔接到滤波器。
电源线引脚一般并不外接到器材符号上，相反，该符号一个特点(这儿称为SIGNAL)描绘了哪个引脚是电源引脚或接地引脚并描绘引脚应当衔接网络称号。
SIGNAL = VCC:10
SIGNAL = GROUND:20
DRC可读取该特点并保证网路称号保存在legal_pwr_net_name文件中，假如legal_pwr_net_name中不包括网路称号，那么电源引脚将不会衔接到电源平面，而这个问题的确十分严峻。
