COMS集成电路是互补对称金属氧化物半导体（Complementary symmetry metal oxide semiconductor）集成电路的英文缩写，电路的许多根本逻辑单元都是用增强型PMOS晶体管和增强型NMOS管依照互补对称方式衔接的，静态功耗很小。COMS电路的供电电压电压动摇答应±10，当输出电压高于VDD-0.5VVDD规模比较广在+5–+15V均能正常作业，时为逻辑1，输出电压低于VSS+0.5V（VSS为数字地）为逻辑0，扇出数为10–20个COMS门电路。
输出L：《0.1*Vcc；H：》0.9*Vcc
输入L：《0.3*Vcc；H：》0.7*Vcc
由于CMOS电源选用12V，则输入低于3.6V为低电平，噪声容限为1.8V，高于3.5V为高电平，噪声容限高为1.8V。比TTL有更高的噪声容限。
输出高电平和输出低电平：Uoh≈Vcc，Uol≈GND，
输入高电平和输入低电平：Uih≥0.7Vcc，Uil≤0.2Vcc
由上面可知，在相同5V电源的电压状况下，CMOS电路能够直接驱动TTL，而TTL电路不能直接驱动CMOS电路，故TTL电路驱动CMOS电路需上拉电阻。
3.3V CMOS能够 直接驱动5V的TTL电路。
（当然上面是一般状况，详细仍是要检查所用芯片的datasheet，只需在用的时分留意就行）
比较：A：TTL电路是电流操控器材、CMOS电路是电压操控器材
B：TTL电路的速度快，传输推迟短（5-10ns）可是功耗大
CMOS电路的速度慢，传输推迟长（25-50ns），但功耗低，CMOS电路自身的功耗与输入信号的脉冲频率有关，频率越高，芯片越热，这是正常现象。
二、COMS电路的确定效应
COMS电路由于输入太大的电流，内部的电流急剧增大，除非堵截电源，电流一直在增大。这种效应便是确定效应。当发生确定效应时，COMS的内部电流能到达40mA以上，很简单焚毁芯片。
防护办法：
1）在输入端和输出端加钳位电路，使输入和输出不超越不超越规则电压。
2）芯片的电源输入端加去耦电路，防止VDD端呈现瞬间的高压。
3）在VDD和外电源之间加线流电阻，即便有大的电流也不让它进去。
4）当系统由几个电源别离供电时，开关要按下列次序：敞开时，先敞开COMS电路得电源，再敞开输入信号和负载的电源；封闭时，先封闭输入信号和负载的电源，再封闭COMS电路的电源。
三、CMOS电平接口
咱们对它也不生疏，也是常常和它打交道了，一些关于CMOS的半导体特性在这里就不必烦琐了。许多人都知道的是，正常状况下CMOS的功耗和抗搅扰才能远优于TTL。可是不为人知的是，在高转化频率时，CMOS系列实际上却比TTL消耗更多的功率。
由于CMOS的作业电压现在现已能够很小了，有的FPGA内核作业电压乃至挨近1.5V，这样就使得电平之间的噪声容限比TTL小了许多，因而愈加加剧了由于电压动摇而引发的信号判别过错。
众所周知，CMOS电路的输入阻抗是很高的，因而，它的耦合电容容量能够很小，而不需要运用大的电解电容器了。由于CMOS电路一般驱动才能较弱，所以必须先进行TTL转化后再驱动ECL电路。
此外，规划CMOS接口电路时，要留意防止容性负载过重，不然的话会使得上升时间变慢，并且驱动器材的功耗也将添加（由于容性负载并不消耗功率）。
四、COMS电路的运用留意事项
1）COMS电路时电压操控器材，它的输入总抗很大，对搅扰信号的捕捉才能很强。所以，不必的管脚不要悬空，要接上拉电阻或许下拉电阻，给它一个稳定的电平。
2）输入端接低内阻的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流约束在1mA之内。
3）当接长信号传输线时，在COMS电路端接匹配电阻。
4）当输入端接大电容时，应该在输入端和电容直接维护电阻。电阻值为R=V0/1mA.V0是外界电容上的电压。
5）COMS的输入电流超越1mA，就有或许烧坏COMS。
五、CMOS的趋势
进入2000年后，电子电路低电压化的脚步加快了。这与电子设备的信号处置从仿照向数字搬运有密切的联系。像CG（ComputerGraphic，计算机图形）那样，进一步以高速度、高密度（3D，MPEG2，5.lch盘绕平面声等）、并且用电池驱动的笔记本电脑中止修改、阅读。像数码照相机（百万像素&长期电池）那样，恳求更低的功率消耗。
从这种商场意向和半导体厂家的高集成度、高附加值两个视点看，都恳求器材的微细化、低电压化。表13.4列出了包含EIA／JEDEC仍然在审议中的电源电压规模的标准化意向。低电压化业已进入1.0V系电源。
表13.5列出其输入电压标准（接口标准）的意向，到3.3V系（或许3.0V系）电源电压，都是VIL=0.8V、VIH=2.0V便是说以保持TTL电平的“LVTTL”（LV：LowVoltage）作为输入电压标准标准，在TTL习气运用的信息、通讯领域运用着。不过在电源电压进一步下降后，VIL，和VIH的标准就只能选用CMOS电平标准。 图13.6形象地表现出电源电压和高速化的联系。TTL运用在以5V作业为中心的高速运用领域，3V系的运用被合适于Bi-CMOS技能的低电压型（LVTTL）掩盖。TTL/LVTTL的电路阈值规划大约是1.4V，输入“L”/“H”的电压标准是0.8V/2.0V。
CMOS在本来宽的作业电压规模的基础上，发生了低电压、高速产品，也包含了TTL的功能。CMOS的电路阈值规划为1/2VDD，输入“L”/“H”的电压标准是0.25～0.35VDD/0.65～0.75VDD。
CMOS器材的接口以CMOS电平为标准，不过也发生适用特定用途的接口标准。最大的意向是差动传送。这一点将在后面引见。
责任修改：gt
