您的位置 首页 产品

带有分布式锁相环的相控阵的体系级LO相位噪声模型

摘要对于数字波束成形相控阵,要生成LO,通常会考虑的实现方法是向分布于天线阵列中的一系列锁相环分配常用基准频率。对于这些分布式锁相环,目前文献中还没有充分记录用于评估组合相位噪声性能的方法。 

  摘要

  关于数字波束成形相控阵,要生成LO,通常会考虑的完成办法是向散布于天线阵列中的一系列锁相环分配常用基准频率。关于这些散布式锁相环,现在文献中还没有充沛记载用于评价组合相位噪声功能的办法。

  在散布式体系中,一起噪声源是相关的,而散布式噪声源假如不相关,在RF信号组合时就会下降。关于体系中的大部分组件,这都可以十分直观地加以评价。关于锁相环,环路中的每个组件都有与之相关联的噪声传递函数,它们的奉献是操控环路以及任何频率转化的函数。这会在测验评价组合相位噪声输出时添加杂乱性。本文依据已知的锁相环建模办法,以及对相关和不相关奉献要素的评价,提出了盯梢不同频率偏移下的散布式PLL奉献的办法。

  简介

  关于任何无线电体系,都需求为接收器和鼓励器精心规划本地振荡器(LO)生成的完成办法。跟着数字波束成形在相控阵天线体系中不断遍及,需求在很多散布式接收器和鼓励器中分配LO信号和基准频率,这让规划变得愈加杂乱。

  在体系架构层面需求权衡的要素包含,分配所需的LO频率或分配较低的频率基准,以及在接近运用点的物理方位发生所需的LO。经过锁相环从本地发生LO是一种高度集成的现成选项。下一个应战是评价来自各种散布式组件以及集中式组件的体系级相位噪声。

  选用散布式锁相环的体系如图1所示。常用基准频率被分配至多个锁相环,各发生一个输出频率。图1a中的LO输出被假定为图1b的混频器的LO输入。

  

带有散布式锁相环的相控阵的体系级LO相位噪声模型

  图1.散布式锁相环体系。每个振荡器都被锁相到一个一起的参阅振荡器上。从1到N的LO信号都应用到相控阵中所示的混频器的LO端口上。

  体系规划人员面对的一个应战是盯梢散布式体系的噪声奉献、了解相关和不相关的噪声源,并估量全体的体系噪声。在锁相环中,这个应战变得愈加严峻,由于噪声传递函数都是锁相环中的频率转化和环路带宽设置的函数。

  动机:组合锁相环丈量示例

  图2所示为针对组合锁相环的丈量示例。这些数据是经过组合来自多个ADRV9009收发器的发射输出取得的。图中所示为单个IC、两个组合IC和四个组合IC的状况。关于这个数据集,在IC组合之后,可以看到显着的10logN改进。为了到达这个成果,需求选用一个低噪声晶体振荡器参阅源。下一节建模的动机是推导出一种办法,以核算在具有许多散布式收发器的大型阵列中,更广泛地说是在具有散布式锁相环的任何架构中,这种丈量成果会怎么改变。

  

带有散布式锁相环的相控阵的体系级LO相位噪声模型

  图2.两个组合锁相环的相位噪声丈量

  锁相环模型

  锁相环中的噪声建模已有充沛的文档记载。1-5图3所示为输出相位噪声图。在这种类型的图中,规划师可以快速评价环路中每个组件的噪声奉献,而这些奉献要素累计起来即可决议全体的噪声功能。模型参数设置为代表图2所示的数据,源振荡器用于预算将很多IC组合在一起时的相位噪声。

  要查验散布式锁相环的作用,首要要从PLL模型导出参阅奉献和其他PLL组件的奉献。

  

带有散布式锁相环的相控阵的体系级LO相位噪声模型

  图3.典型的锁相环相位噪声剖析,显现一切组件的噪声奉献。总噪声是一切奉献要素的总和。

  将已知的PLL模型扩展为散布式PLL模型

  下文将介绍为具有多个散布式锁相环的体系核算组合相位噪声的进程。这种办法的条件是可以将参阅振荡器的噪声奉献与VCO和环路组件的噪声奉献别离开来。图4所示为一个假定的散布式示例,一个参阅振荡器对应多个PLL。这个核算假定了一个无噪声散布,这不切实践,但可以用来阐明原理。假定散布式PLL的噪声奉献是不相关的,并削减10logN,其间N表明散布式PLL的数量。跟着通道添加,噪声在较大偏移频率下得到改进,关于大型散布体系,噪声变得简直完全由参阅振荡器主导。

  

带有散布式锁相环的相控阵的体系级LO相位噪声模型

  图4.开端选用散布式锁相环相位噪声建模办法:从锁相环模型中提取参阅振荡器和锁相环中除参阅振荡器外的一切其他组件的相位噪声奉献。作为散布式锁相环数量的函数,组合相位噪声假定参阅噪声是相关的,而散布在多个PLL之间的噪声奉献是不相关的。

  图4所示的示例简化了对参阅振荡器散布的假定。在真实的体系剖析中,体系规划人员还应该考虑参阅振荡器散布中的噪声奉献,它们会下降整体成果。可是,像这样的简化剖析是十分有用的,可以让人了解架构方面的权衡会怎么影响体系的整体相位噪声功能。接下来咱们来看看散布体系中相位噪声的影响。

  参阅散布中的相位噪声阐明

  接下来将评价两个散布选项示例。考虑的第一种状况如图5所示。在这个示例中,挑选了一个常用于快速调谐VCO频率的宽带PLL。参阅信号的散布是经过时钟PLL
IC完成的,这种IC也常用于简化数字数据链路(如JESD接口)的时序约束。左下角显现了各个奉献要素。这些奉献要素坐落器材的频率,并未调整到输出频率。右下角的相位噪声图显现了不同数量的散布式PLL的体系级相位噪声。

  

带有散布式锁相环的相控阵的体系级LO相位噪声模型

  图5.散布中具有PLL IC的散布式宽带PLL。

  该模型的有些特性值得注意。假定选用一个高功能晶体振荡器,标称频率为100
MHz,中心振荡器的单个奉献要素反映在可用的较高端晶体振荡器上,尽管纷歧定是最好、最贵重的可用挑选。尽管中心振荡器输出实践上会扇出到有限数量的散布式PLL,但这些PLL会再次按某个实践限值扇出并重复,以完成体系中的完好散布。关于本例中的散布奉献,假定有16个散布组件,然后假定它们会再次扇出。左下角所示的散布电路的单个奉献是不含参阅振荡器奉献的PLL组件的噪声。本例中的散布假定与源振荡器同频率,并依据该函数可用的典型IC来挑选噪声奉献要素。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/xinpin/chanpin/128951.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部