JTAG各类接口针脚界说、意义
一、引脚界说
Test Clock Input (TCK) —–强制要求1
TCK在IEEE1149.1规范里是强制要求的。TCK为TAP的操作供给了一个独立的、底子的时钟信号，TAP的一切操作都是经过这个时钟信号来驱动的。
Test Mode SelecTIon Input (TMS) —–强制要求2
TMS信号在TCK的上升沿有用。TMS在IEEE1149.1规范里是强制要求的。TMS信号用来操控TAP状况机的转化。经过TMS信号，能够操控TAP在不同的状况间彼此转化。
Test Data Input (TDI) —–强制要求3
TDI在IEEE1149.1规范里是强制要求的。TDI是数据输入的接口。一切要输入到特定寄存器的数据都是经过TDI接口一位一位串行输入的(由TCK驱动)。
Test Data Output (TDO) —–强制要求4
TDO在IEEE1149.1规范里是强制要求的。TDO是数据输出的接口。一切要从特定的寄存器中输出的数据都是经过TDO接口一位一位串行输出的(由TCK驱动)。
Test Reset Input (TRST) —-可选项1
这个信号接口在IEEE 1149.1规范里是可选的，并不是强制要求的。TRST能够用来对TAPController进行复位(初始化)。由于经过TMS也能够对TAP Controll进行复位(初始化)。所以有四线JTAG与五线JTAG之分。
(VTREF) —–强制要求5
接口信号电平参阅电压一般直接衔接Vsupply。这个能够用来确认ARM的JTAG接口运用的逻辑电平(比方3.3V仍是5.0V?)
Return Test Clock ( RTCK) —-可选项2
可选项，由方针端反馈给仿真器的时钟信号，用来同步TCK信号的发生，不运用时直接接地。
System Reset ( nSRST)—-可选项3
可选项，与方针板上的体系复位信号相连，能够直接对方针体系复位。一起能够检测方针体系的复位状况，为了避免误触发应在方针端加上恰当的上拉电阻。
阐明：
1脚：一般衔接到方针板的vdd，用来检测方针体系是否供电;检测原理上图中有简略的阐明。
2脚：原版的JLink这个引脚没有运用，不供给Vsupply输出，而许多改造版的JLink经过跳线挑选从该引脚输出3.3V的电压给外边，我的便是这样的。
JTAG interface signals
The following table describes the signals on the JTAG interfaces：
ARM体系的JTAG接口的规划不妥往往使硬件体系无法调试，所以在规划ARM体系前要先了解ARM体系的JTAG接口的界说和常见问题。
1.ARM体系的JTAG接口是怎么界说的? 每个PIN又是怎么衔接的?
下图是JTAG接口的信号摆放暗示：
接口是一个20脚的IDC插座。下表给出了详细的信号阐明：
方针体系怎么规划?
方针板运用与Dragon-ICE相同的20脚针座，信号摆放见表1。RTCK和 nTRST这两个信号依据方针ASIC有否供给对应的引脚来选用。nSRST则依据方针体系的规划考虑来挑选运用。下面是一个典型的衔接联系图：
复位电路中能够依据不同的需求包含上电复位、手动复位等等功用。假设用户期望体系复位信号nSRST能一起触发JTAG口的复位信号nTRST，则能够运用一些简略的组合逻辑电路来到达要求。后边给出了一种电路计划的效果图。
在方针体系的PCB规划中，最好把JTAG接口放置得离方针ASIC近一些，假设这两者之间的连线过长，会影响JTAG口的通讯速率。
别的电源的连线也需求加以额定考虑，由于Dragon-ICE要从方针板上汲取超越100mA的大电流。最好能有专门的敷铜层来供电，假设只能运用连线供电的话，最小线宽不该小于10mil (0.254mm)。
14脚JTAG怎么与20JTAG衔接?
Dragon-ICE运用工业规范的20脚JTAG插头，可是有些老的体系选用一种14脚的插座。这两类接口的信号摆放如下：
这两类接口之间的信号电气特性都是相同的，因而能够把对应的信号直接连起来进行转接。Dragon-ICE装备这种转接卡，随机装备。
JLINK 10针J和20针JTAG接口衔接办法
下面说一下接法，其实底子不需求什么转接板什么的，直接把相应的几根线对接就能够用了，所以要参阅电路图，上面为TQ2440开发板的JTAG电路图，下面为JLINK的20针电路图，下面的JLINKV7电路图是规范接口，网上处处都能找到
实际上只需求接4跟线，4号是自连回路，不需求接，1，2接的都是1管脚，而8，10接的是GND，也能够不接。
