您的位置 首页 产品

PLL和DLL:都是锁相环,差异在哪里?

PLL和DLL:都是锁相环,区别在哪里?-一般在altera公司的产品上出现PLL的多,而xilinux公司的产品则更多的是DLL,开始本人也以为是两个公司的不同说法而已,后来在论坛上见到有人在问两者

一般在altera公司的产品上呈现PLL的多,而xilinux公司的产品则更多的是DLL,开端自己也以为是两个公司的不同说法罢了,后来在论坛上见到有人在问两者的不同,细看下,本来真是两个不一样的家伙。DLL是根据数字抽样办法,在输入时钟和反应时钟之间刺进推迟,使输入时钟和反应时钟的上升沿共同来完结的。又称数字锁相环

PLL运用了电压操控推迟,用VCO来完结和DLL中类试的推迟功用。又称模仿锁相环。功用上都能够完结倍频、分频、占空比调整,可是PLL调理规模更大,比如说:XILINX运用DLL,只能够2、4倍频;ALTERA的PLL能够完结的倍频规模就更大究竟一个是模仿的、一个是数字的。两者之间的比照:关于PLL,用的晶振存在不稳定性,并且会累加相位过错,而DLL在这点上做的好一些,抗噪声的才能强些;但PLL在时钟的归纳方面做得更好些。总的来说PLL的使用多,DLL则在jitter power precision等方面优于PLL。

现在大多数FPGA厂商都在FPGA内部集成了硬的DLL(Delay-Locked Loop)或许PLL(Phase-Locked Loop),用以完结时钟的高精度、低颤动的倍频、分频、占空比调整移持平。现在高端FPGA产品集成的DLL和PLL资源越来越丰厚,功用越来越杂乱,精度越来越高(一般在ps的数量级)。Xilinx芯片首要集成的是DLL,而Altera芯片集成的是PLL。Xilinx芯片DLL的模块名称为CLKDLL,在高端FPGA中,CLKDLL的增强型模块为DCM(Digital Clock Manager)。

Altera芯片的PLL模块也分为增强型PLL(Enhanced PLL)和高速(Fast PLL)等。这些时钟模块的生成和装备办法一般分为两种,一种是在HDL代码和原理图中直接实例化,另一种办法是在IP核生成器中装备相关参数,主动生成IP。Xilinx的IP核生成器叫Core Generator,别的在Xilinx ISE 5.x版别中经过Archetecture Wizard生成DCM模块。Altera的IP核生成器叫做MegaWizard。别的能够经过在归纳、完结过程的束缚文件中编写束缚特点完结时钟模块的束缚。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/xinpin/chanpin/179573.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部