逻辑剖析仪是一种通用数据域测验仪器。使用在由中大规模数字集成电路组成的数字体系中，首要查找总线相关性毛病，能以多种方法盯梢与显现总线上的数据流，是丈量范畴不行短少的东西。
跟着电子技术和核算机技术的开展，逻辑剖析仪与 PC机相结合，然后呈现了虚拟逻辑剖析仪。研制虚拟逻辑剖析仪成为近年的一个新的开展方向，虚拟逻辑剖析仪扩展了逻辑剖析仪的剖析和核算才能，提高了性价比，且增强了仪器的通用性。现场可编程逻辑器材FPGA，是一种可由用户依据所规划的数字体系的要求，在现场由自己装备、界说的高密度专用数字集成电路。它具有规划便利、灵敏、校验快和规划可重复改动的特色。本文评论了一种依据FPGA的虚拟逻辑剖析仪的规划，经过选用高性能的FPGA器材，再利用PC机的强壮处理功用，合作LabVIEW图形化言语开发完结。
1 总体规划
本文规划的虚拟逻辑剖析仪首要由数据采样存储、数据显现处理和接口三部分组成，其结构框图如图1所示。其间FPGA内部功用电路有数据锁存器、指令辨认电路、采样时钟电路、触发辨认电路、数据存储电路等。
虚拟逻辑剖析仪的作业原理为：来自外部的多路被测数字信号经过电压比较器，与门限电平比较，得到规范数字信号，连接到FPGA的I/O口。用户依据剖析数据的需求，经过PC 机上的软面板，设置初始化指令（触发方法、采样频率和存储深度指令等），PC机将初始化指令经过串口发送给单片机的P1口，再由单片机传给FPGA。然后 FPGA中的指令辨认电路检测指令，当检测到指令字后，将指令存入各自的指令寄存器中。采样频率操控信号输出到采样时钟电路，由采样时钟电路生成各种频率的时钟信号供给给数据获取单元，数据获取单元依据时钟信号进行数据采样并锁存。一起，采样回来的数据经过触发辨认电路，与触发字比较，若匹配则宣布存储指令，数据存储电路收到存储指令之后操控SRAM进行数据存储。数据存储到达存储深度，则经过串口回来存满信号给PC机。此刻PC机宣布数据读取指令，将SRAM中的数据读到PC机，由PC机对数据剖析和处理后，以二进制数字或波形图的方法显现在PC机屏幕上。
2 首要硬件模块的规划
2.1 电平判别电路
电平判别电路由数字电位器和高速电压比较器组成。因为被测电路或许作业在TTL、ECL或CMOS等不同的门限电平电路，本规划选用Xicor公司的32档数字电位器X9511，对基准电压5V进行准确分压，经过增量按键/PU和减量按键/PD的操作，完结不同的门限电平输出。本规划高速电压比较器选用Linear Technology公司的四运放集成芯片LT1721完结。为了信号的稳定性和可靠性，在电压比较器之前，先对被测信号进行电压跟从。电平判别电路如图2所示。
图中只给出了2个通道的信号电平判别，其间V-REF为门限电平，放大器A作电压跟从器，放大器B作电压比较器，IN0、IN1别离为第0、第1通道的被测输入信号，D0-IN、D1-IN为第0、第1通道输出的规范数字信号，供给给FPGA的数据锁存器。
2.2 FPGA体系
本规划选用的FPGA是Altera 公司Cyclone系列的EP1C3T144C8。FPGA器材的内部逻辑电路的规划，选用可编程逻辑器材的开发言语Verilog HDL和开发环境Quartus II来完结。经过JTAG 接口能够对 FPGA 在线编程、调试和测验。FPGA内部完结的功用电路有数据锁存器、指令辨认电路、采样时钟电路、触发辨认电路和数据存储电路等。各功用电路的联系如图3所示。
(1)指令辨认电路
指令辨认电路的功用是依照预先界说FPGA和单片机之间的通讯协议，辨认由PC机宣布的指令，当辨认到初始化指令时将指令进行解析，并别离存入各指令寄存器中，发生采样频率操控信号、触发方法操控信号、存储深度操控信号等去操控FPGA其他功用电路。
(2)采样时钟电路
采样时钟电路用于挑选采样频率。本文规划的异步采样供给四种采样频率，由40MHz有源晶振供给基准时钟送到FPGA的可编程分频器，经过可编程分频电路之后发生40MHz、20MHz、10MHz和5MHz四种时钟，输出到时钟挑选器。时钟挑选器相当于一个单刀四掷的模仿开关，依据采样频率操控指令来操控某一路时钟接通，输出给采样存储模块。
(3)触发辨认电路
触发辨认电路的作用是辨认触发并发生标志信号。本规划供给了四种常用的触发方法：随机触发、字触发、通道触发及推迟触发。
触发辨认电路作业进程为：指令辨认电路发生的触发方法操控信号，供给给触发方法挑选器，触发方法挑选器相当于一个2-4译码器，依据触发方法字使能对应的触发模块，输入的数据流在各功用触发辨认模块中与用户设置的触发条件进行比较，若数据流中呈现所设定的触发条件，则模块会输出触发有用信号，四个触发模块傍边，只需其间恣意一个发生了触发有用信号，经过与门都能够生成触发标志，操控数据采样存储。
(4)数据存储电路
数据采样回来之后，先经过锁存器锁存，一旦触发标志有用，就依据采样时钟的频率将锁存器数据输出到外接的SRAM。数据存储电路操控SRAM的数据写入有用，一起地址计数器的输出递加，这样能够在时钟到来时，将数据存入SRAM的地址，当下一个时钟到来的时分，就进行下一个数据的存储。计数器的值递加，到达体系所规则的存储深度之后，回来一个中止信号。PC机收到数据存满的信号之后，便能够将数据读回，再进行相应的剖析、处理。
2.3 单片机及接口电路
FPGA芯片自身不带有RS-232规范串行通讯接口，本规划选用了ATMEL公司的单片机AT89S52作为PC机和FPGA之间的桥梁。它接纳来自PC机的指令，如果是参数初始化和数据收集指令，则将其解说给FPGA模块；如果是数据读取指令，则将SRAM中的数据读回，并依据串口协议打包之后发给PC机。单片机和FPGA之间的数据传输依据单片机和FPGA之间的自界说通讯协议履行。
单片机与PC通讯中，因为AT89S52的串行口输入/输出为TTL逻辑电平，而PC机内部的RS-232C串行口用＋12V和－12V电平方法，本文选用Maxim公司的MAX232芯片完结RS-232电平转化。
3 上位机软件规划
虚拟逻辑剖析仪的数据处理和显现功用由上位机经过虚拟仪器软件开发渠道LabVIEW完结。
上位机的软件规划分为三个模块：操控模块、数据传输模块和显现模块。软件规划框图如图4所示。
操控模块首要完结对逻辑剖析设备的数据收集参数进行设置。作业进程为：首要进行初始化，并翻开核算机串口；然后在参数设置部分设置采样参数；参数设置完结后点击参数下载对应的按钮，程序将转入数据传输模块。
数据传输模块将设置好的参数经过串口传给硬件部分，然后再接纳由硬件回来的采样数据。作业进程为：首要对串口进行设置，再依据预先规则的协议对所传输的数据进行装备，并将每个参数依照协议进行二进制编码，然后用LabVIEW控件发送指令字。下位机单片机部分接纳到指令字后进行解析，并完结采样作业。上位机宣布指令之后处于检测状况，当检测到串口收到数据时就开端接纳回来数据，将下位机传来的数据悉数接纳存储在 RAM 内，然后将数据传输到显现模块。
显现模块对 PC机接纳到的数据进行剖析，然后将其二进制数据列表或许显现成通道波形的方法。二进制数据序列表直接将存储区的数据按次序显现，可利用LabVIEW中的Bundle函数来完结。波形显现方法要求把每个通道的数据独立显现，因而要求在数据处理时，把每个存储单元的数据按通道逐位取出，再把同一通道的数据兼并，然后进行波形显现。可利用LabVIEW中的Digital Waveform Graph 来完结。
4 性能指标及功用
在归纳考虑使用需求和本钱的前提下，本文规划的虚拟逻辑剖析仪的首要性能指标为：有8个高速采样通道，最高可达40MHz采样率，存储深度达1 024KB，触发方法有随机触发、通道触发、推迟触发及字触发四种。其间多级字触发具有四级序列字触发和组合字触发功用。对不同的被测体系，供给相应的门限电平。RS-232串行接口合作LabVIEW开发的虚拟操作渠道，可完结数据在PC机上的实时显现。
完结的首要功用包含：对所收集到的数据进行波形和二进制数据列表显现；保存用户所需求的显现图形；初始化指令，让体系复位预备；操控触发方法和触发字；操控采样速率；操控存储深度；挑选采样时钟。
经测验标明，本文规划的虚拟逻辑剖析仪具有了较强的逻辑剖析才能，能满意信号剖析的要求。因为数据存储部分中的数据锁存器、指令辨认电路、采样时钟电路、触发辨认电路、数据存储电路等选用可编程逻辑器材FPGA来完结，使硬件电路大为简化，提高了逻辑剖析仪的可靠性，降低了本钱，且功用易于扩展，具有必定的教育和科研价值。
