片上体系（SOC——SystemOnaChip）是指在单芯片上集成微电子运用产品所需的悉数功用体系，其是以超深亚微米（VDSMVery Deep Subnicron）工艺和知识产权（IP——Intellectual Property）核复用（Reuse）技能为支撑。
SOC技能是当时大规模集成电路（VLSI）的开展趋势，也是世纪集成电路技能的干流，其为集成电路工业和集成电路运用技能供给了史无前例的宽广商场和可贵的开展机会。SOC为微电子运用产品研讨、开发和出产供给了新式的优异的技能办法和东西，也是处理电子产品开发中的及时上市（TTM——Time to Market）的首要技能与办法。
片上体系（SOC）引进导致嵌入式体系的规划办法革新
就现在现状而言，若以嵌入式体系所选用的中心器材——处理器进行区分，嵌入式体系能够分为三种类型：依据微操控器（MCU）的嵌入式体系、依据信号处理器（DSP）的嵌入式体系、依据微处理器（MPU）的嵌入式体系。其间依据MCU的嵌入式体系是一种低端嵌入式体系，这种体系一起的特点是体系运转速度低、数据处理才干弱和存储空间有限（K级），因而只适合于低端的电子产品；依据DSP的嵌入式体系是中低端嵌入式体系，这种体系一起特点是体系运转速度较高、数据处理才干强，可是存储空间也是有限的（K级M级）；依据MPU的嵌入式体系一般能够分为两种类型：依据CISC架构微处理器的嵌入式体系和依据RISC架构微处理器的嵌入式体系。
其间，CISC架构微处理器一般是由x体系结构进行嵌入运用扩展而取得一种类型的嵌入式处理器；RISC架构嵌入式微处理器能够分为三大体系结构：arm体系结构、PowerPC体系结构和MIPS体系结构。依据这三大体系结构的嵌入式处理器品种繁多，功用也各异。但依据此类处理器的嵌入式体系一起特点是运转速度高、数据处理才干强、存储空间足够大（G级），因而是一种高端的嵌入式体系。
无论是低端、中端或高端嵌入式体系，其经典的规划办法仍然是一种板级电子体系规划办法：首要，依据嵌入式体系的规划要求，而且按必定的规划规矩，把整个嵌入体系区分红具有特定功用的若干个功用模块，如处理器模块、信号收集模块、执行机构操控模块等；然后，依据体系模块区分的成果，挑选现成已商品化的模块或自行研发各功用模块；最终，把这些模块组合成一个完好的嵌入式体系。跟着集成电路技能的开展和嵌入式体系小型化和微型化等方面要求，板级电子体系规划现已开端呈现如下几个方面的改变：
（1）嵌入式体系的中心器材——处理器（包含MCUDSP和MPU等）现已开端向单芯片体系方向开展。例如经典8051系列微操控器现已从本来只要简略的并行I/O和串行接口（UART）开展到具有并行I/O、多UART接口、红外线传输、A/D转换器、D/A转换器、模仿比较器、可编程模仿信号放大器、滤波器、PWM等的可编程片上体系（SOPC）型MCU芯片，即只需求极端少数的外围器材就能够完结一个具有特定功用的嵌入式体系的规划作业；
（2）嵌入式体系的中心器材——处理器（包含MCUDSP和MPU等）现已开端向渠道级芯片方向开展，现在所推出的高级嵌入式处理器，无论是依据arm体系结构、PowerPC体系结构仍是依据MIPS体系结构的高级嵌入式处理器，在单芯片上不只具有各种功用的外围接口，而且一般内置有RISC协处理器（例如RISC微操控器数字信号处理器等），一起还具有测验和自开发接口，因而完全能够把其认为是一种硬件渠道级芯片，这样使得嵌入式体系规划与开发要点由板级体系规划转到芯片级体系规划；
（3）嵌入式体系的中心器材——处理器（包含MCUDSP和MPU等）现已向高处理速度方向开展，然后使板级电子体系的PCB规划难度添加，规划要点不只是PCB地图规划，更重要的是电磁兼容性和体系可靠性规划。由此可见，因为嵌入式体系的中心部件——处理器向片上体系（SOC）开展板级规划作业量逐步削减，未来的嵌入体系的开展的要点将从板级电子体系规划转到芯片级电子体系规划上（即转移到片上体系规划上）。因而，依据片上体系（SOC）规划办法必将成为未来嵌入式体系的开展干流；
关于一般的嵌入式体系规划者来讲，尤其是国内的嵌人式体系规划者来讲，依据片上体系（SOC）的规划办法仍是首要停留在板级电子体系规划办法层次，即运用现已推出的商用SOC芯片进行板级电子体系规划。这首要是因为规划东西资金集成电路工艺等方面的束缚所造成的，可是因为近年来多晶圆（MPW）项目和CPLD/FPGA技能的开展，尤其是可编程片上体系（SOPC——SystemonaProgrammablechip）芯片的呈现使得一般的体系规划者进入芯片级电子体系规划成为可能。自从1999年呈现榜首个可编程片上体系（SOPC）器材以来，现已有很多可编程器材供货商推出了具有自己特征的可编程器材，最为典型的是世界上两大可编程器材供货商——Xilinx公司和Altera公司在FPGA/CPLD根底推出的系列可编程片上体系器材。其间Xilinx公司先后推出的可编程片上体系器材有Virtex系列VirtexE系列、VirtexII系列、VirtexPro系列、Spaxtan系列、SpartanII系列等；Altera公司先后推出的可编程片上体系器材有APEX体系、APEX II系列、Mercury系列、Excalibur系列、Stratix系列、Cyclone系列等。每个系列器材都有多种产品，以适用于不同的运用要求。因而，关于国内一般的体系规划者来讲，依据可编程片上体系（SOPC）器材的嵌入式体系规划将是进入芯片级电子体系规划的敲门砖。
那么，从板级电子体系规划到芯片级电子体系规划改变将导致哪些方面的改变？首要表现在如下几个方面：
（1）在规划描绘东西方面，传统的板级电子体系规划首要选用电路原理图和元器材外形封装图作为规划描绘言语东西而现在的芯片级电子体系规划首要选用文本办法的硬件描绘言语（HDL——Hardware Description Language）作为规划描绘言语东西
（2）在规划流程方面板极电子体系规划首要阅历电子体系原理图规划与仿真、印刷电路板（PCB）规划与仿真分板（包含信号完好性剖析、电磁兼容性剖析等）等二个阶段，而芯片级电子体系规划一般需求阅历体系级规划与仿真、算法级规划与仿真、寄存器传输级（RTL）规划与仿真、逻辑归纳与验证、地图规划归纳与验证等个阶段；
（3）在软硬件协同规划方面，板级电子体系规划所选用的办法是先进行硬件体系规划后再进行软件体系规划的办法，难以完结软硬同步规划或协同规划，而芯片级电子体系规划能够比较简单完结软硬件一起规划或协同规划；
（4）在规划完结方面，板级电子体系规划首要依据具有特定功用的集成电路器材，而芯片级电子体系规划首要是依据具有特定功用的电路模块——知识产权核（IP核）。因而，板级电子体系规划与芯片级电子体系规划无论是在规划办法上仍是在规划东西方面都发生了较大的改变。
跟着现代信息技能的开展，电子产品生命周期越来越短，特别是电子工业技能不断开展，依据深亚微米和超深亚微米的超大规模集成电路技能的片上体系（SOC）芯片需求日益扩展，传统的板级电子体系规划办法已不能习惯工业界对电子产品需求。因而，依据知识产权（IP）核复用的芯片级电子体系规划办法将成为嵌入式体系规划的干流办法。
依据可编程片上体系（SoPC）的规划流程
依据可编程片上体系（SOPC）的芯片级电子体系规划首要有两大支撑点：可编程片上体系器材所能供给的片上资源和可复用IP核库所能供给的IP核资源。其间可编程片上体系器材所能供给的片上资源是由集成电路工艺技能开展决议的，关于体系规划者来讲，应依据规划要求尽量挑选适宜的器材；可复用TP核库所能供给的IP核资源需求经过体系规划者自行建造。在依据SOC的电子体系规划中，针对各类专门技能、专门运用、专门东西、专门出产工艺、专门产品的IP资源库的建造和同享已构成一种标准，贯穿在体系规划的全过程。图1为典型的依据IP核库的片上体系（SOC）规划流程：
从图1能够看出，在依据可编程上体系（SOPC）的嵌入式体系规划流程中，除了需求强有力的EDA规划东西支撑外，脱离充沛的资源库的支撑，能够说是步履维艰，而且必将失掉竞争力。从总体上讲，各个层次的IP库和EDA东西是芯片级电子体系规划者必备的两翼，可选的IP核库资源是一种规划者才干的表征。图2为芯片级电子体系规划中自顶向下规划办法的流程中所依靠的库支撑阐明。
在图1的片上体系（SOC）规划流程中，除了需求强有力的IP核库和EDA东西支撑外，与传统的专用集成电路（ASIC）规划流程最显着的差异便是——软硬件协同规划，图3给出软硬件协同规划的一般流程。
在软硬件协同规划的过程中，传统的硬件描绘言语（VHDL、Verilog HDL）和软件规划言语（C/C++）是无法习惯软硬件协同规划这一种新的规划办法上的打破，为此有必要运用新的体系级描绘言语——S 3.依据可编程片上体系（SOPC）的集成规划环境片上体系（SOC）规划所需求的EDA东西，若从硬件规划视点看，在规划流程的前端与AS%&&&&&%规划不同不大。可是，从整个芯片规划视点动身，这两种类型的芯片规划差异较大。这是因为，在SOC规划中，一般都含有微处理器，所规划的体系级芯片都有必要有设备驱动程序与操作体系或嵌入式实时操作体系接口，有必要有运用程序完结数字核算、信号处理改换、操控决议计划等功用。因而，在规划的前期需求进行软硬件协同规划，以便确认那些功用是由硬件完结的，那些功用是由软件完结的，而且进行恰当区分。在规划的中后期，要进行软硬件协同验证，即把软硬件规划放到一个虚拟的集成环境中进行仿真验证，以便验证硬件的功用是否到达规划方针，软件功用是否完结规划要求。
依据可编程片上体系（SOPC）规划流程和软硬件协同规划的一般流程作者提出依据可编程片上体系（SOPC）的芯片级电子体系的集成规划环境如图所示此集成环境是一种典型的软硬协同规划集成环境（或渠道）是由二个不同层次不同功用的EDA集成规划环境组成
榜首层次的EDA集成规划环境是SOC体系级集成规划环境首要用于完结嵌入式体系的体系级规划首要需求依据客户的要求进行体系的功用界说和功用评价以便确认体系标准其次依据现已确认的体系标准运用体系级描绘言语（C/C++或System C等）进行体系规划描绘与规划验证以便确认所界说的体系标准在功用上是否能够完结再次在证明了体系标准在功用上能够完结后就需求进行体系软硬件功用区分以便确认体系的哪些功用是由软件体系完结的哪些功用是由硬件体系完结的哪些功用需求软硬件协同完结关于既能够经过软件体系完结也能够经过硬件体系完结的功用需求进行功用与本钱的评价最终对现已确认的硬件体系功用还需求进行芯片与PCB功用的区分以便确认哪些功用能够在芯片上完结哪些功用只能在PCB上完结
第二层次的EDA集成规划环境是SOC硬件体系集成规划环境和SOC软件体系集成规划环境首要用于完结嵌入式体系的软硬体系规划首要依据体系级规划中的功用区分别离进行SOC的硬件体系规划和SOC的软件体系规划此刻的硬件体系规划和软件体系的规划是并行进行的在硬件体系规划中一般阅历几个规划阶段行为描绘与验证（包含硬件体系的体系级算法级寄存器传输级的行为描绘与仿真验证）逻辑归纳与验证可测性规划归纳与逻辑生成器材适配与仿真验证器材物理编程与物理验证地图生成与验证其间前个规划阶段是依据SOPC的硬件体系规划流程在软件体系规划中一般阅历如下几个阶段软件体系修改软件体系编译软件体系仿真调试软件体系编程等其次在软硬件体系规划过程中为了保证体系的功用价格比到达最优需求不断进行软硬件协同规划一般在硬件体系行为描绘与仿真之后就能够把所规划的硬件体系与软件体系置于虚拟器材的软硬件协同仿真验证环境中以便验证硬件体系集成的体系所能到达的功用功用本钱等然后使得所完结的芯片级电子体系的功用价格比到达最优
综上所述依据可编程片上体系（SOPC）的嵌入式体系集成规划环境是一个适当杂乱的集成EDA开发环境常见的可编程片上体系集成化EDA开发套件——Altera公司的Quartus II系列的EDA东西套件和Xilinx公司的ISE.x系列的EDA东西套件的贮存成化程度尽管较高但也难以到达图所示的集成化程度因而需求体系规划规划者依据现有的商用化EDA东西构建这样的集成规划环境有理由信任在不久的将来将会推出相似的集成EDA东西环境
片上体系（SOC）是嵌入式体系开展方向
嵌入式体系的中心部件是微处理器因为%&&&&&%技能的开展以及电子产品及时面市的要求促进微处理器（包含微操控器数字信号处理器嵌入式处理器）向单芯片体系方向开展然后使得依据片上体系（SOC）的电子体系成为嵌入式体系的开展方向和干流现在国内的依据片上体系（SOC）的嵌入式体系规划大都停留在板级电子体系规划水平跟着可编程片上体系（SOPC）器材的运用开展信任在往后的若干年内依据SOC的嵌入式体系规划会逐步过渡到芯片级电子体系的规划水平因为芯片级电子体系规划办法与板级电子体系规划办法有着实质的差异因而了解与把握芯片级电子体系的规划流程集成规划环境关于体系规划者来讲是至关重要的为此本文以图示办法直观地给出依据可编程片上体系（SOPC）的芯片级电子体系规划流程和集成规划环境全面展现了芯片级电子体系所涉及到的问题ystem C（或其他相似言语）才干完结
软硬件协同规划一般是从一个给定的体系使命开端的经过有效地剖析体系使命和所需求的资源选用一系列的改换办法而且遵从特定的原则主动生成契合体系功用要求的契合完结价值束缚的硬件和软件结构这种全新的软硬件协同规划思维需求处理许多问题体系级建模体系级描绘言语软硬件区分功用评价和谐归纳协同仿真和协同、验证。
