在《DC-DC转化器与ADC电源接口》中，评论了运用DC-DC转化器(开关调节器)以及LDO来驱动ADC电源输入的状况。 运用DC-DC转化器对LDO的输入电压进行降压操作是驱动ADC电源输入的一个极为有用的方法。 回想一下拓扑结构，如下图1所示。 输入电源电压为5.0 V，该电压降压至2.5 V，然后输入LDO;LDO输出为1.8 V，作为ADC电源电压。
图1 .选用DC-DC转化器和LDO驱动ADC电源输入
ADC基频输入信号音周围或许存在的杂散。 这些开关杂散的方位取决于DC-DC转化器的开关频率以及ADC的输入频率。 开关杂散会与输入信号相混合，而杂散会在fIN – fSW和fIN + fSW处发生(如下图2所示)。
图2 . 带开关杂散的数字化ADC数据FFT
好消息是，若规划妥当，可最大程度减小这些杂散的起伏;在许多状况下，杂散起伏能够减小至低于ADC频谱中的谐波或其它杂散，因而可疏忽。 让我们来看下与这些杂散相关的考虑要素。 一般的主意是，LDO会“铲除”这些开关杂散，由于LDO具有较高的电源按捺比(PSRR)。 事实上，LDO的PSRR一般很好，可高达几百kHz。
超出几百kHz的规模，PSRR一般下降得非常快。 一般来说，体系中的许多电源噪声处于这个频率规模，因而LDO能够很好地按捺这些噪声。 比如AD9683(AD9250的单通道版别)等ADC在2 MHz以上具有更好的PSRR功能，如下图3所示;其PSRR可高达10 MHz。 这使得开关频率邻近区域的组合PSRR低于要求值。
图3 . AD9683的PSRR曲线
DC-DC转化器的开关频率一般为400-500 kHz至1-2 MHz。 LDO和/或ADC或许无法彻底滤除此速率下发生的开关杂散。 这些杂散或许直接经过并进入ADC的输出频谱，如图2所示。也便是说，除非恰当规划DC-DC转化器布局布线和输出滤波，不然它们就会在电路中传达。 这便是为什么正确的电路规划与布局很重要，如图4和图5所示;这些图在上一部分的评论中也看到了。
图4 . ADP2114主张原理图
图5 . ADP2114主张布局布线
选用正确的电路规划，并在LDO输出端进行杰出的滤波器规划(如图3所示)，可大幅削减开关杂散。 但这并非悉数，慎重的布局布线也相同重要。 正如全部高频器材或开关器材，留心电流回来途径并保证开关噪声无法进入ADC或同一块电路板上的其他元器材非常重要。 有必要坚持这些电流回来途径尽或许短。 别的，相同重要的是应当在规划中完成与灵敏节点的物理阻隔，然后最大程度削减开关噪声耦合。
可见，有许多需求加以考虑的要素，但一起也让工程规划充满了挑战性与趣味性。 请持续重视，下一篇将评论从DC-DC转化器直接驱动ADC电源输入。
