【电源电路】
硬件电路，关于【LM117】
LM117的输出电压的规模是1.25-37v接连可调，最大电流1.5A，三端可调线性稳压电路 ；
（这儿不明白c9和c18这两个极性电容的效果）
【复位电路】
MAX811（4引脚的电压监视器）
引脚功用：
剖析复位电路
引脚1——GND
引脚4——3.3v的VCC
（这儿VCC和GND之间的104电容，是去耦电容，今后会常常遇到；一是作为%&&&&&%的蓄能%&&&&&%；二是滤除该器材发生的高频噪声，堵截其功用回路传达的通路；三是避免电源带着的噪声对电路构成搅扰）
引脚2——低电平复位有用输出，这是内部体系的软件复位；
引脚3——手动复位，也便是外部的复位按钮 ；
整个电路还算比较简单 ；
【体系的时钟】
S3C2440A时钟操控逻辑经过外接晶振，给整个芯片供给三种时钟
FCLK：用于CPU核
HCLK：用于AHB（Advanced High Performance Bus）总线设备：CPU核、存储器操控、中止操控器、LCD操控器、DMA和USB主机模块等
PCLK：用于APB（Advanced Peripheral Bus）外围设备：WATCHDOG、IIS、I%&&&&&%、PWM定时器、MMC接口、ADC、UART、GPIO、RTC和SPI等
mini2440开发板外接晶振频率Fin为12MHz，需求经过时钟操控逻辑PLL进步体系时钟
【关于PLL】
S3C2440A有两个PLL（MPLL：用于设置FCLK、HCLK、PCLK
PLL参数引荐值
CLKDIVN寄存器：分频系数寄存器（用于设置FCLK，HCLK，PCLK三者的份额）
【S3C2440A体系时钟需求阅历下面过程的设置】
*承认外部输入晶振频率Fin
*确认体系输出时钟频率FCLK
*对照PLL值引荐参数表，找到一租MDIV、PDIV和SDIV，设置MPLLCON
*设置UPLLCON
*确认FCLK、HCLK、PCLK份额系数，设置时钟分频系数寄存器CLKDIVN，然后确认当时体系下FCLK、HCLK、PCLK的频率值；
【GPIO】
S3C2440A包括GPA-GPJ共9组端口
大部分管脚都是复用的，可经过相应的寄存器装备I/O形式
（GPA对应的操控寄存器：GPACON、GPADAT）
（GPB对应的操控寄存器：GPBCON、GPBDAT、GPBUP）
所谓复用：大部分I/O能够被装备为输入、输出形式仍是其他特别功用，且能够挑选是否内部上拉 ；
GPIO的操作：
GPxCON—用于挑选作业形式
GPxDAT—用于挑选读/写数据（凹凸电平写数据01）
GPxUP—用于确认是否运用上拉电阻
