C8051F320 I/O运用总结

首要, 要区分数字信号与模仿信号!!!!并且还有是输入仍是输出.

其次,我们要知道不论在交叉开关的设置怎么,端口I/O引脚的状况总是能够被读到相应的端口锁存器.

即:不论引脚被分配给数字外设仍是作为通用I/O端口，总是能够通过读相应的数据寄存器得到I/O端口引脚的状况.

再次

当一个引脚被装备为模仿输入时，它的弱上拉、数字驱动器和数字接收器都被制止，这能够节约功耗并减小模仿输入的噪声。

当一个引脚被装备为数字输入时，设为漏开，并向端口写‘1’，引脚为高阻，依照I/O结构原理图，初始化有弱上拉。引脚与施密特衔接，所以在引脚上的电平状况是能够读进端口寄存器的，并且通过实验验证，5v的逻辑电平也能够分辩出来，可是主张加上拉电阻。不加也能够。

有一个网友：“作为数字输入时，输出方输出特性千差万别，关于输出阻抗高的器材能够不加上拉，关于输出阻抗低的器材就要用上拉电阻，不然无法输出高电平”。

PDF上说“ 交叉开关分配的输入引脚(例如NSS或/INT0)是漏极开路或推挽并不重要, 这些引脚被装备为输入而与相应端口装备寄存器的设置无关。为了将一个通用I/O引脚装备为输入与这一引脚相关的端口装备寄存器位有必要被清0。这样即可挑选该引脚为漏极开路输出方法别的与该引脚相关的端口位有必要被置1这样使该引脚处于高阻态。或在XBR2中的WEAKPUD被清0时弱上拉为高电平，这是端口引脚的复位装备。”

如同能够解释为输入状况！！！

当一个引脚被装备为数字输出时，设为推挽即可，写1，写0就能输出3.3和0v左右电平，并且电流驱动力强，驱动5vTTL电平是能够，由于它的逻辑高的最低门限为2v。可是驱动5vCMOS电平就不行了，5V-cmos电平的逻辑高的最低门限为3.5v，所以此刻需求上拉电阻进行拉高电平，并能够将推挽暂时制止。便是设为漏开。直接由外部上拉电阻驱动。

输入: TTL和CMOS都能够，兼容的。

输出: TTL能够，3.6V以下CMOS能够。3.6V to 5V CMOS加外部上拉电阻到+5V，制止推挽输出。5V以上 CMOS不能驱动。