电路功能与优势
图1所示电路是依据超高动态规模差分放大器驱动器ADL5565和11位、200 MSPS四通道中频接收机AD6657A的65 MHz带宽接收机前端。
四阶巴特沃兹抗混叠滤波器依据放大器和中频接收机的功能和接口要求而优化。由滤波器网络和其他阻性元件引起的总插入损耗仅为2.0 dB。整体电路带宽为65 MHz，低通滤波器在190 MHz下具有1 dB带宽，在210 MHz下具有3 dB带宽。通带平整度为1dB。
该电路专为处理以140 MHz为中心、采样速率为184.32 MSPS的65 MHz带宽中频信号而优化。在65 MHz频段内选用140 MHz模仿输入测得的SNR和SFDR分别为70.1 dBFS和80.9 dBc。
图1：四通道中频接收机前端的单通道（原理示意图：未显现一切衔接和去耦）增益、损耗和信号电平10 MHz下测得值
电路描绘
图1所示电路承受单端输入并运用宽带宽(3 GHz) M/A-COM ECT1-1-13M 1:1变压器将其转换为差分信号。 ADL5565 6.0 GHz差分放大器选用6 dB增益作业时具有200 Ω的差分输入阻抗，选用12 dB增益作业时为100 Ω，选用15.5 dB增益作业时为67 Ω。
ADL5565是 AD6657A的抱负驱动器，通过低通滤波器可在ADC中完结全差分架构，供给杰出的高频共模按捺，一起将二阶失真产品降至最低。 ADL5565依据输入衔接供给6 dB、12 dB和15.5 dB的增益。此电路中，运用6 dB增益补偿滤波器网络和变压器（约2.1 dB）的插入损耗，然后供给4.0 dB的总信号增益。增益还有助于将放大器的噪声影响降至最低。
AD6657A是一款四通道中频接收机，其间将每个ADC输出从内部衔接到数字噪声整形再量化器(NSR)模块。集成NSR电路能够进步奈奎斯特带宽内较小频段的信噪比(SNR)功能。
能够对NSR模块进行编程，以供给采样速率22%、33%或36%的带宽。关于本电路笔记内选用的数据，采样速率为184.32 MSPS，且以下NSR设置适用：
NSR带宽 = 36%
调谐字(TW) = 12
左频带边际 = 11.06 MHz（输入 = 173.26 MHz）
中心频率 = 44.24 MHz（输入 = 140.08 MHz）
右频带边际 = 77.41 MHz（输入 = 106.91 MHz）
NSR模块的具体作业原理请拜见 AD6657A数据手册。
抗混叠滤波器是选用规范滤波器规划程序（本例中是Agilent ADS）规划的四阶巴特沃兹低通滤波器。挑选巴特沃兹滤波器是因为它具有平整呼应。四阶滤波器发生1.03的沟通噪声带宽比。
为了完结最佳功能，ADL5565应载入至少200 Ω的净差分负载。20 Ω串联电阻将滤波器电容与放大器输出隔脱离，当参加下流阻抗时可发生249 Ω的净负载阻抗。
15 Ω电阻与ADC输入串联，将内部开关瞬变与滤波器和放大器隔脱离。110 Ω电阻与ADC并联，用于下降ADC的输入阻抗，使功能更具可猜测性。
AD6657A的差分输入阻抗与2.2 pF并联，约为2.4 kΩ。关于该类型的开关电容输入ADC，实部与虚部与输入频率成函数联系；具体分析请拜见运用笔记AN-742。
四阶巴特沃兹滤波器选用50 Ω的源阻抗、209 Ω的负载阻抗和190 MHz的3 dB带宽规划而成。滤波器的终究电路值如图1所示。从滤波器程序生成的值如图2所示。为滤波器无源元件挑选的值是最挨近程序生成值的规范值。ADC的内部2.2 pF电容用作滤波器规划的终究分流电容。
从本规划能够看出，最佳功能的取得有时能够是迭代进程。滤波器程序规划值十分挨近终究值，但由于存在一些板寄生电容，滤波器终究值略有不同。图3显现了滤波器的终究规划值。
图
表1总结了体系的丈量功能，其间3 dB带宽为210 MHz。网络的总插入损耗约为2 dB。图4所示为终究滤波器电路的带宽呼应，图5所示为SNR和SFDR功能。
表1. 电路的测定功能
图
滤波器和接口规划程序
本节介绍放大器/ADC与滤波器接口规划的常用办法。为了完结最佳功能（带宽、SNR、SFDR等），放大器和ADC应对一般电路构成某些规划约束：
放大器应参阅数据手册引荐的正确直流负载，以取得最佳功能。
放大器与滤波器的负载间有必要运用正确数量的串联电阻。这是为了避免通带内的不良信号尖峰。
ADC的输入应通过外部并联电阻下降，并运用正确串联电阻将ADC与滤波器隔脱离。此串联电阻也会削减信号尖峰。
此规划办法倾向于运用大多数高速ADC的相对较高输入阻抗和驱动源的相对较低阻抗，将滤波器的插入损耗降至最低。
电路优化技能和权衡
本接口电路内的参数具有高互动性；因而优化电路的一切要害标准（带宽、带宽平整度、SNR、SFDR、增益等）简直不或许。不过，通过改变RA和RKB，能够最大程度地削减一般发生于带宽呼应内的信号尖峰。
ADC输入端的串联电阻(RKB)应挑选为尽量削减任何剩余电荷注入（从ADC内部采样电容）形成的失真。添加此电阻也倾向削减带内的信号尖峰。
不过，添加RKB会添加信号衰减，因而放大器有必要驱动更大信号才干填充ADC的输入规模。
优化通带平整度的另一办法是稍微改变滤波器分流电容。
ADC输入端接电阻(2RTADC)一般应挑选为使净ADC输入阻抗介于200 Ω和400 Ω之间。下降该电阻可削减ADC输入电容的效应并安稳滤波器规划，但会添加电路的插入损耗。进步该值也会削减信号尖峰。
上述要素的权衡或许有些困难。本规划中，每个参数权重持平；因而所选值代表了一切规划特征的接口功能。某些规划中，可依据体系要求挑选不同值，以优化SFDR、SNR或输入驱动电平。
本规划中的SFDR功能取决于两个要素：放大器和ADC接口元件值，如图1所示。表1和图5所示的终究SFDR功能数字是在优化滤波器规划后取得的，考虑了用于滤波器规划的板寄生电容和非抱负元件。
该特定规划中能够权衡的另一要素是ADC满量程设置。关于选用本规划取得的数据，满量程ADC差分输入电压设置为1.75 V p-p，它能够优化SFDR。将满量程输入规模更改为2.0 V p-p可稍稍改进SNR，但SFDR功能会稍微下降。沿相反方向将满量程输入规模更改为1.5 V p-p可稍稍改进SFDR，但SNR功能会稍微下降。
请注意，本规划中的信号与0.1 μF电容进行沟通耦合，以阻挠放大器、其端接电阻和ADC输入之间的共模电压。
无源元件和PCB寄生考虑要素
该电路或任何高速电路的功能都高度依赖于恰当的PCB布局，包括但不限于电源旁路、受控阻抗线路（如需求）、元件布局、信号布线以及电源层和接地层。高速ADC和放大器PCB布局的详情请拜见教程MT-031和MT-101。
低寄生外表贴装电容、电感和电阻运用于滤波器内的无源元件。所选电感来自Coilcraft 0603CS系列。滤波器所用外表贴装%&&&&&%的安稳性和精度是5%、C0G、0402型。
常见改变
针对需求更少带宽和更低功耗的运用，可运用ADL5562差分放大器。 ADL5562的带宽为3.3 GHz。如需更低的功耗和带宽，还可运用 ADA4950-1。该器材的带宽为1 GHz，仅运用10 mA的电流。
电路评价与测验
此电路运用通过修正的EVAL-CN0259-HSCZ电路板和HSC-ADC-EVALCZ FPGA数据收集板。这两片板具有对接高速衔接器，能够快速完结设置并评价电路功能。通过修正的AD6657AEBZ板包括按照本笔记所述进行评价的电路，HSC-ADC-EVALCZ数据收集板合作Visual Analog评价软件和SPI操控器软件运用，以正确操控ADC并收集数据。
