ADRV9008-1相关信息来自ADI官网，详细参数以官网发布为准,ADRV9008-1供给信息可在查IC网查找相关供给商。
产品概况
接纳途径包含两个独立的具有一流动态规模的宽带 直接转化接纳器。完好的接纳子体系包含主动和手动衰减操控、直流失调纠正、正交差错校对 (QEC) 以及数字滤波，因而数字基带中不再需求这些功用。它集成了射频前端操控以及适用于功率放大器 (PA) 的模数转化器 (ADC)、数模转化器 (DAC) 和通用输入/输出 (GPIO) 等若干辅佐功用。
除了主动增益操控 (AGC) 外，ADRV9008-1 还具有灵敏的外部增益操控形式，可在动态设置体系级增益的过程中完成超卓的灵敏性。
接纳的信号经过一组四个高动态规模接连时刻 Σ-Δ ADC 进行数字化处理，这些 ADC 具有固有的抗混叠特性。组合直接转化架构不受带外镜像混合影响，因为不存在混叠，因而与传统中频 (IF) 接纳器比较，放宽了 RF 滤波器的要求。
彻底集成的锁相环 (PLL) 为接纳器信号途径供给高性能、低功耗小数 N 射频组成。一个额定的组成器生成转化器、数字电路和串行接口所需的时钟。多芯片同步机制可在多个 ADRV9008-1 芯片之间同步射频本地振荡器 (LO) 的相位和基带时钟。现已采纳预防措施以供给高性能基站使用所要求的阻隔。集成了一切压控振荡器 (VCO) 和环路滤波器元件
高速 JESD204B 接口支撑高达 12.288 Gbps 的线速，因而在最宽带宽形式下，每个发射器有两个线路，每个接纳器有一个线路。此接口还支撑适用于较低带宽的交织形式，将高速数据接口总线数削减到了一个。支撑固定和浮点数据格局。浮点格局可使内部 AGC 对解调器器材不行见。
ADRV9008-1 的内核能够直接由 1.3 V 和 1.8 V 稳压器供电，并经过规范 4 线串行端口进行操控。包含了全面的节电形式，以便在正常使用过程中最大极限地减小功耗。ADRV9008-1 选用 12 mm × 12 mm、196 球芯片级球栅阵列 (CSP_BGA) 封装。
使用
- 3G、4G 和 5G FDD 宏蜂窝基站
- 宽带有源天线体系
- 大规模多输入多输出 (MIMO)
- 相控阵雷达
- 电子战
- 军事通讯
- 便携测验设备
优势和特色
- 双接纳器
- 最大接纳器带宽：200 MHz
- 全集成的小数 N 射频组成器
- 全集成的时钟组成器
- 适用于射频 LO 和基带时钟的多芯片相位同步
- JESD204B 数据途径接口
- 调谐规模：75 MHz 至 6000 MHz
ADRV9008-1电路图
ADRV9008-1中文PDF下载地址
ADRV9008-1下载链接地址：https://www.analog.com/media/en/technical-documentation/data-sheets/ADRV9008-1.pdf
