3DIC未来将大势所趋，抢占IC业界“龙头”
3D CPU是根底芯片，比现在的2D CPU 运转速度快千万倍，还可开展出3D 生物芯片、3D 云端端伺服器等运用芯片。3D 生物芯片及3D 云端伺服器需求平行处理巨量资讯，需求3D-CPU 来处理，3D-CPU便是很好的平行处理器。
现在2.5D-IC 封装技能广泛用来出产手机与平板电脑等，3D IC 仍处于early stage，初期价格偏高，为2.5D-IC 价格的3～5倍，只能先运用于工业与医疗范畴。云端伺服器与医疗生医仪器等工业电子仪器，价格比手机与平板个人电脑贵许多，这些高价的电子仪器都需求平行处理许多资讯，非用3D-CPU 不行。
若资金到位，约一年半至两年即可完结开发，并许多导入商场。郑秋雄说，只需3D-CPU 开发成功，进入商场并不难，因为许多高级的电子仪器都需求3D-CPU。该公司的方针是成为我国3D IC 商场的龙头工业。
那么如何将3DIC和传感器联系起来呢？
体系工程师在开发杂乱的电子产品，例如传感器和传感器接口运用时，他们所面对的严重应战为更小的外形尺度、出色的功用、更佳的效能及更低的物料列表本钱（BoM）。规划者可以选用具有较高整合密度的较小制程节点来减缩晶方尺度，一起也能运用先进的封装技能来完结体系小型化。
3DIC成为缩小传感器IC新解方
关于更高体系整合度的需求继续添加，这不只促进传统的拼装服务供货商，也推进半导体公司开发更立异和更先进的封装技能。 最具远景且最具应战性的技能之一便是选用硅通孔（TSV）的三维积体（3DIC）。 3DIC技能现在已被广泛用于数字IC（例如，内存IC、印象传感器和其他组件的仓库）中，其规划和制作办法现已在数字国际中取得成功证明。 接下来，规划者要如何将3DIC技能成功导入以模仿和混合信号为主的的传感器IC中？
在今天，走在前面的模仿和混合信号IC开发商已开端意识到选用模仿3DIC规划的确能带来本质优点。 智能传感器和传感器接口产品确定工业4．0、智能城市或物联网（IoT）中的各种运用。 在各种芯片仓库技能中，TSV和反面从头布局层（BRDL）可用来代替传统金线接合，此技能的用途极大。
3D积体技能，特别是来自领导晶圆代工业者的特别模仿TSV技能，在结合正面或反面从头布局层（RDL）后，因为互连更短且能完结更高的整合度，因而能以更小的占板面积供给更多功用。 特别是小尺度的TSV封装技能（总高度在0．32mm范围内）能处理智能手表或智能眼镜等穿戴式设备的的小尺度需求。
在不同的芯片或技能组合中，TSV技能还能供给更高水平的灵敏度，例如选用45奈米制程的数字芯片中的芯片至芯片仓库，以及在模仿晶圆（例如180nm）中，微机电（MEMS）组件或光传感器和光电二极管数组的仓库，这仅仅其间的几个比如。
模仿3DIC技能通常是透过制作芯片正面到IC反面的电气衔接来完结传感器运用。 在许多传感器运用，例如光学、化学、气体或压力传感器中，感测区域是位在CMOS侧（晶圆的顶端）。 芯片和导线架之间最常用的衔接是打线接合（Wire bonding）（图1）。 无论是运用塑料封装，或是将裸片直接接合在印刷电路（PCB）或软性电路板上，关于某些会将感测区域露出出来的运用而言，打线接合并非抱负的处理方案。 选用专业晶圆代工业者的专有TSV技能，可以运用TSV、反面RDL和芯片级封装（WLCSP）（图2）来代替打线。
类似于半导体技能，新的制程技能是透过运用更小的几许形状和规划规矩（摩尔定律）供给更高的效能和更高的积体密度，下一代代的TSV技能将优于当时可用的3DIC技能。 一些专业晶圆代工业者正在开发下一代代TSV技能，其直径（约40μm）将大幅缩小，因而能供给更小的距离和更高的密度，一起供给相同或乃至更好的模仿效能。 这种下一代TSV技能是新3D运用的根底，晶圆代工业者正在开发供给全新服务，像是所谓的「第三方晶圆上的接垫置换（Pad Replacement on 3rd Party Wafer）」或「自动3D中介层（AcTIve 3D Interposer）」等。
别的，直径和距离更为减缩的下一代代TSV技能，将可以透过结合反面RDL和晶圆级芯片尺度封装（WLCSP的）TSV，也便是所谓的3D－WLCSP来替换任何现已处理和完结的晶圆的接垫（Pad）。 即便在制作进程完结后，客户也可以灵敏地决议产品是否应在正面进行打线接合，或许在反面运用WLCSP技能进行凸块封装。 这种新技能概念答应在任何芯片，乃至是在第三方芯片上处理TSV，做为后处理过程之一（后钻孔概念）。 在TSV开发方式中，其直径和最小距离能极佳地匹配第三方芯片所选用制程的接垫需求（图3）。
硅中介层为3DIC立异技能
3DIC技能的另一个改变和极为立异的开展，是硅中介层架构（Silicon interposer architecture）。 所谓的被迫3D硅中介层是用来发生一个从芯片的顶端到底部的简略电气衔接。 所谓的自动3D硅中介层能支撑完结完好CMOS规划所需制程技能的一切被迫和自动组件。
晶圆代工领导厂商供给3D中介层技能，这些技能通常是根据0．18μm模仿专业制程，具有各种制程模块，例如金属绝缘层金属电容（MIM cap）、高阻值多晶硅电阻（Poly resistor）、最多六个金属层、厚顶金属电感（Thick top metal）等，还有更多。 自动中介层具有正面和反面接垫，前侧接垫可用于拼装／仓库任何品种的晶方，例如传感器或MEMS组件，反面接垫则首要用于电路板层级的整合（图4）。 供给各种尺度闸球和距离的WLCSP技能是由晶圆厂供给的额定服务。 另一个挑选是，反面的接垫可以用于将更远的芯片附着于底部。
规划套件整合加快开发时程
抢先的模仿晶圆代工业者的确为IC开发供给了规划环境。 抱负而言，一些很少的工业基准制程开发工具包（PDK）的确能供给创立杂乱的混合信号规划所需的悉数建构区块，而这些规划是根据专业晶圆代工业者的先进晶圆制程技能，而且适用于一切首要的先进CAD环境。
透过些微的修正，现已建立了3D积体参阅规划流程，这让规划者得以对3D积体IC体系进行悉数功用和物理的验证。 PDK有助于针对裸片尺度、效能、良率和更短的上市时刻完结更有用的规划，并为产品开发人员供给一个「初次就正确」规划的牢靠途径。
改进尺度／下降物料本钱 3DIC技能开展潜力佳
3DIC技能广泛用于内存IC、印象传感器及其他组件的仓库，而且现已在数字国际成功取得证明。 在模仿和混合信号主导的运用中，为客户供给先进的3DIC技能，这是晶圆代工业者所面对的首要应战。
藉由缩小TSV直径、削减TSV距离，并与晶圆级芯片尺度技能结合，3D体系架构得以可以代替传统2D体系级封装处理方案。 3DIC概念，例如接垫代替技能或自动中介层将大幅改进体系的外形尺度、进步效能，并有助下降物料列表本钱，这是物联网范畴中一切举动设备、穿戴式设备或智能传感器设备的关键所在。
