为了因应商场关于较高功用、较小的体系尺度及下降本钱和电源的需求，体系规划者正将较高层级的混合信号功用整合在他们的体系单芯片(SoC)规划中。跟着这些SoC规划上的混合信号组件数量添加了，根本的功用验证关于硅初期能否成功也愈来愈重要。FPGA在体系整合难题上加入了一个新特点，改进了体系整合面，如全体的体系本钱、牢靠性、可组态性、上市时刻等。在中心上，此新典范-可编程体系单芯片(programmable system chip, PSC)整合FPGA电闸，内嵌快闪和模仿功用在单一的可程序化组件中，供给了具实在程序才能的抱负低本钱途径，并且体系规划者能够用来快速地规划和研制杂乱的混合信号体系。
要害原则
如业界分析师所言，FPGA正成为现代高度整合的SoC体系挑选的东西。原因 很显着。因为硅架构是预先拼装的，因而没有NRE本钱，且任何或许影响产品功用或设备牢靠度的制程改变都应已处理。芯片全体作业中大部分的杂乱度(包含寄生RLC对时序的影响等)特性都已完好调整，且规范上的数据已考虑到这些。因而一切的验证循环都能够致力于规划的恰当功用性上。下一个需求的是能够尽量削减特征化和强化规划功用性方针时刻的验证办法。此项削减是透过组合智能型模型(抽出不会影响全体体系行为的较不重要细节)将所发生的模型置入已彻底了解的流程中。
杂乱度添加
现场可程序化是体系整合全新的一面。此新的整合层级较深化且有以下几个长处：体系规划者可移除体系的许多组件而将该功用整合在单一PSB中，大幅简化体系规划;组件大幅削减就会有显着小许多的尺度;且微操控器中心的整合会革除主处理器的周边使命，下降体系处理的作业量要求。
新一代的PSC是第一个如此进入可程序化逻辑商场的代表。它是第一个以FPGA供给的硬件可重组态性的根本优点结合闪存、混合信号功用性以及微操控器技能。日益杂乱的内容敞开了更小的整合设备之许多或许，但FPGA规划者也当即有了额定的应战，其间一项便是抵挡混合信号规划的杂乱性。很少FPGA规划者有机会在这些领域中获得深入的经历，因而什么是办理这些方案的杂乱度并保证它们第一次就成功的办法呢?
此一跨规模的专业技能有必要包裹在东西流程中。东西有必要做得够聪明来办理重要细节(如接口、组态和初始化需求)以便连接不同的组件并放在同一作业中。抱负上此新体系功用性的杂乱规划内容聚集根本上和传统东西流程彻底相同的东西流程。
智能型流程
不仅是ASIC/FPGA规划者对体系/模仿规划的实践经历很少，大部分的体系规划者也相同没有数字逻辑的规划经历。因而，日益纯熟的规划内容需求智能型的东西流程。这意味着东西有智能去组态和发动不同的体系组件，正确地将它们结合，并将令人止步的一切跨规模杂乱度验证使命弄简略给工程师。在这种情况下，他们就有必要发生一个FPGA。从前端(和实作过程相反)开端，此杂乱性就在3个重要区域中被办理：组件模型、规划实例(instantiaTIon)以及验证流程。
组件模型
当制造以硅为方针的组件模型时，关于细节组件行为对照验证体系正确作业所需的时刻的取舍需谨慎为之。这在PLD架构的模仿组件中特别重要，依此零件的预先拼装天分即使是已处理的问题仍是会被呈现。在最高层级的抽取中，一切的模仿组件都是根据数字组件将严厉的数字行为规范掩盖在模仿行为形式上。诀窍是抽出组件的完好行为细节，只留下能决议契合特定规划方针体系所需的功用。在PSC流程方面，根据实践硅的特征化数据的规范上具有模仿功用的电子特征，如信号整合度、A/D传输功用以及耦合效应等。包含输入预先缩放、差动增益、迟滞、A/D操控功用及输出举动等根本的模仿交流行为会被抽出，并放入合适在数字仿真器中特征化体系层级行为的大略数字行为形式中。
规划实例
此一杂乱且纯熟体系的规划实例需求有满足智能让规划者快速举动的灵敏规划发生环境。根本上此，可达方针设备的逻辑资源所答应的最大值。这些遭到本身绘图组态器支撑的十分灵敏资源是能够撷取、组态、并例举在规划中的，全都是十分简略的pick-and-click动作，不需求直接HDL编码。一起东西链会发明骨架，将想要的资源互连，并主动发明必要的操控机制。
智能的以GUI为根底的东西是在不需求直接运用者引导的布景下到达这些过程的。这些东西的焦点都在简略运用，并供给快速的规划开展。当然它并不扫除传统的HDL代码开展，后者是了解HDL的运用者所不可或缺的，他们在核算电闸时需求最大的最佳化规划，或是需求广泛的规划客制化。
验证
传统的混合信号ASIC开展遵从由下而上的办法。它牵涉到两个不同的小组：一个研制数字部分的写入RTL代码，而另一个在晶体管层级实作模仿电路。在验证方面，规划者一般运用Verilog–AMS或VHDL-AMS的高层级全芯片仿真以验证体系层级的行为，如功用、功用和迟滞等。这需求和终究电路关系密切的模仿行为形式。但是验证接口层级议题、时序、信号整合度和电源等晶体管层级的模仿仍是需求晶体管层级的模仿。这也能够协助防止模型和电路之间的不准确性或不妥相关。最近几年呈现了新等级的东西，答应混合信号一起仿真环境在指定的SoC中验证混合信号组件。
在PSC流程中，混合信号仿真是没有必要的。对待组件内的模仿功用像开架式别离组件一般。就像组件厂商相同，数据规范所供给的模仿功用电子特征的许多信息根据实践硅的特征化数据。抽出具体的模仿行为后所发生的形式在全数字仿真器(如ModelSim等)中，就彻底能够到达体系层级的验证。模仿输入是以实在或位向量值呈现在仿真测验基准中，一般是以测验基准东西发生的。
有了此层级的抽出，针对混合信号FPGA所供给的根本验证办法和沿着规范处理的数字FPGA根本上是相同的。
典型的PSC规划者会在规划过程中履行以下过程：在Libero中发生并整合体系功用区块;透过Synplify或Synplify PRO组成规划;运用ModelSim验证规划;运用Libero Designer将规划修改在Fusion PSC中以利后端实作;在ModelSim中运用后批注(back-annotated)时序再次验证。
此根本流程让Fusion运用者能够运用经证明的办法，在规划过程中的任何阶段验证混合信号PSC的体系层级行为，就宛如全数字芯片般简略。此流程根据客户规划中整合其他数字体系的某个模仿输入组合履行仿真体系层级行为必要的作业。
SoC开展概念上需求林林总总的专业技能，包含模仿规划、数字逻辑规划以及体系/结构界说等。跟着整合层级的上升，此课题迅速地变得反常杂乱，且FPGA开展常常牵涉到一般没有这类专业的一小组逻辑/FPGA规划工程者。
责任修改：gt
