想要成为一名硬件工程师首要有必要把握的便是PCB的规划与制作，这儿咱们为我们整理了几条规划技巧。
1、假如规划的电路体系中包括FPGA器材，则在制作原理图前必需运用Quartus II软件对管脚分配进行验证。(FPGA中某些特别的管脚是不能用作一般IO的)。
2、4层板从上到下依次为：信号平面层、地、电源、信号平面层;6层板从上到下依次为：信号平面层、地、信号内电层、信号内电层、电源、信号平面层。6层以上板(长处是：防搅扰辐射)，优先挑选内电层走线，走不开挑选平面层，制止从地或电源层走线(原因：会切割电源层，发生寄生效应)。
3、多电源体系的布线：如FPGA+DSP体系做6层板，一般至少会有3.3V+1.2V+1.8V+5V。
3.3V一般是主电源，直接铺电源层，经过过孔很简单布通大局电源网络;
5V一般可能是电源输入，只需要在一小块区域内铺铜。且尽量粗(你问我该多粗——能多粗就多粗，越粗越好);
1.2V和1.8V是内核电源(假如直接选用线连的办法会在面对BGA器材时遇到很大困难)，布局时尽量将1.2V与1.8V分隔，并让1.2V或1.8V内相连的元件布局在紧凑的区域，运用铜皮的办法衔接，如图：
总归，由于电源网络遍布整个PCB，假如选用走线的办法会很杂乱并且会绕很远，运用铺铜皮的办法是一种很好的挑选!
4、邻层之间走线选用穿插办法：既可削减并行导线之间的电磁搅扰(高中学的哦)，又便利走线。
5、模仿数字要阻隔，怎样个阻隔法?布局时将用于模仿信号的器材与数字信号的器材分隔，然后从AD芯片中心一刀切!
模仿信号铺模仿地，模仿地/模仿电源与数字电源经过电感/磁珠单点衔接。
6、根据PCB规划软件的PCB规划也可看做是一种软件开发过程，软件工程最重视“迭代开发”的思维，我觉得PCB规划中也能够引进该思维，削减PCB过错的概率。
(1) 原理图查看，特别留意器材的电源和地(电源和地是体系的血脉，不能有一点点忽略);
(2) PCB封装制作(承认原理图中的管脚是否有误);
(3) PCB封装尺度逐个承认后，增加验证标签，增加到本次规划封装库;
(4) 导入网表，边布局边调整原理图中信号次序(布局后不能再运用OrCAD的元件主动编号功用);
(5) 手艺布线(边布边查看电源地网络，前面说过：电源网络运用铺铜办法，所以少用走线);
总归，PCB规划中的指导思维便是边制作封装布局布线边反应批改原理图(从信号衔接的正确性、信号走线的便利性考虑)。
7、晶振离芯片尽量近，且晶振下尽量不走线，铺地网络铜皮。多处运用的时钟运用树形时钟树办法布线。
8、衔接器上信号的排布对布线的难易程度影响较大，因而要边布线边调整原理图上的信号(但千万不能从头对元器材编号)。
9、多板接插件的规划：
(1) 运用排线衔接：上下接口共同;
(2) 直插座：上下接口镜像对称，如下图：
10、模块衔接信号的规划：
(1) 若2个模块放置在PCB同一面，则管束序号大接小小接大(镜像衔接信号);
(2) 若2个模块放在PCB不同面，则管束序号小接小大接大。
这样做能放置信号像上面的右图一样穿插。当然，上面的办法不是定则，我总是说，凡事随需而变(这个只能自己领会)，只不过在许多情况下按这种办法规划很管用算了。
11、电源地回路的规划：
上图的电源地回路面积大，简单受电磁搅扰。
上图经过改善——电源与地线接近走线，减小了回路面积，下降了电磁搅扰(679/12.8，约54倍)。因而，电源与地尽量应该接近走线!而信号线之间则应该尽量防止并行走线，下降信号之间的互感效应。
