导读：
将GaN FET与它们的驱动器集成在一起能够改善开关功用，而且能够简化依据GaN的功率级规划。
氮化镓 (GaN) 晶体管的开关速度比硅MOSFET快许多，然后有或许完成更低的开关损耗。可是，当压摆率很高时，特定的封装类型会约束GaN FET的开关功用。将GaN FET与驱动器集成在一个封装内能够削减寄生电感，而且优化开关功用。集成驱动器还能够完成维护功用
简介
氮化镓 (GaN) 晶体管的开关功用要优于硅MOSFET，因为在平等导通电阻的情况下，氮化镓 (GaN) 晶体管的终端电容较低，并避免了体二极管所导致的反向恢复损耗。正是因为这些特性，GaN FET能够完成更高的开关频率，然后在坚持合理开关损耗的一起，提高功率密度和瞬态功用。
传统上，GaN器材被封装为分立式器材，并由独自的驱动器驱动，这是因为GaN器材和驱动器依据不同的处理技能，而且或许来自不同的厂商。每个封装将会有引进寄生电感的焊线和引线，如图1a所示。当以每纳秒数十到几百伏电压的高压摆率进行切换时，这些寄生电感会导致开关损耗、振铃和牢靠性问题。
将GaN晶体管与其驱动器集成在一起(图1b)能够消除共源电感，而且极大下降驱动器输出与GaN栅极之间的电感，以及驱动器接地中的电感。在这篇文章中，咱们将研讨由封装寄生效应所引发的问题和约束。在一个集成封装内对这些寄生效应进行优化能够削减该问题，而且以高于100V/ns的高压摆率完成超卓的开关功用。
图1. 由独立封装内的驱动器驱动的GaN器材 (a);一个集成GaN/驱动器封装 (b)。
图2. 用于仿真的半桥电路的简化图
仿真设置
为了仿真寄生电感效应，咱们运用了一个选用直接驱动装备的空乏型GaN半桥功率级(图2)。咱们将半桥设置为一个降压转化器，总线电压480V，死区时刻50ns时50%占空比(输出电压 [VOUT] = 240V)，以及一个8A的电感器电流。这个GaN栅极在开关电压电平间被直接驱动。一个阻性驱动设定GaN器材的接通压摆率。一个电流源只会仿真一个与接连传导形式降压转化器内开关 (SW) 节点所衔接的电感负载。
共源电感
高速开关中最重要的一个寄生要素是共源电感(图1a中的Lcs)，它约束了器材罗致电流的压摆率。在传统的TO-220封装中，GaN源由焊线流至引线，而罗致电流与栅极电流都从这儿流过。这个共源电感在罗致电流改动时调制栅源电压。共源电感会高于10nH(其间包括焊线和封装引线)，然后约束了压摆率 (di/dt)，并添加开关损耗。
凭借图1b中所示的集成式封装，驱动器接地直接焊接至GaN裸片的源焊垫。这个Kelvin源衔接最大极限地缩短了电源环路与栅极环路共用的共源电感途径，然后使得器材能够以高许多的电流压摆率来开关。能够将一个Kelvin源引脚添加到一个分立式封装内;可是，这个额定的引脚会使其成为一个不规范的电源封装。Kelvin源引脚还有必要从印刷电路板 (PCB) 引回至驱动器封装，然后添加了栅极环路电感。
图3.不同共源电感情况下的高管接通：赤色 = 0nH，绿色 = 1nH，蓝色 = 5nH。E_HS是高管器材的VDS和IDS在运行时刻内的积分值(能耗)。
图3显现的是高管开关接通时的硬开关波形。在共源电感为5nH时，因为源降级效应，压摆率折半。一个更低的压摆率会带来更长的转化时刻，导致更高的穿插传导损耗，如能耗曲线图中所示。在共源电感为5nH时，能量损耗从53μJ添加至85μJ，添加了60%。假定开关频率为100kHz，功率损耗则会从从5.3W添加至8.5W。
栅极环路电感
栅极环路电感包括栅极电感和驱动器接地电感。栅极电感是驱动器输出与GaN栅极之间的电感。在运用独立封装时，栅极电感包括驱动器输出焊线 (Ldrv_out)、GaN栅极焊线 (Lg_gan) 和PCB迹线 (Lg_pcb)，如图1a中所示。
依据不同的封装尺度，栅极电感会从紧凑型外表贴装封装(例如，四方扁平无引线封装)的几纳亨到有引线功率封装(例如TO-220)的10nH以上。假如驱动器与GaN FET集成在同一个引线结构内(图1b)，GaN栅极直接焊接到驱动器输出上，这样能够将栅极电感削减至1nH以下。封装集成还能够极大地下降驱动器接地电感(从图1a中的Ldrv_gnd + Ls_pcb到图1b中的Lks)。
下降栅极环路电感关于开关功用有着巨大影响，特别是在封闭期间，GaN栅极被一个电阻器下拉。这个电阻器的电阻值需求足够低，这样的话，器材才不会在开关期间因为漏极被拉高而又从头接通。这个电阻器与GaN器材的栅源电容和栅极环路电感组成了一个电感器-电阻器-电容器 (L-R-C) 槽路。方程式1中的Q品质因数表明为：
在栅极环路电感值更大时，Q品质因数添加，振铃变得更高。这个效运用一个1Ω下拉电阻封闭低管GaN FET进行仿真，图4中这个效应的呈现时刻为9.97μs，其间栅极环路电感改变规模介于2nH到10nH之间。在10nH的情况下，低管VGS在负栅极偏置以下发生12V振铃。这就极大地添加了GaN晶体管栅极的应力。需求留意的一点是，任何FET的栅极上的过应力都会对牢靠性发生负面影响。
栅极环路电感还会对关断坚持才能发生巨大影响。当低管器材的栅极坚持在封闭电压时，而且高管器材接通，低管漏极电容将一个大电流传送到栅极的坚持环路中。这电流经过栅极环路电感将栅极推上去。图4在大约10.02µs时的曲线改变便是阐明晰这一点。跟着电感添加，低管VGS被推得更高，然后添加了直通电流，这一点在高管漏电流曲线图中可见 (ID_HS)。这个直通电流使得穿插传导能量损耗 (E_HS) 从53µJ添加至67µJ。
图4. 不同栅极环路电感下的低管封闭和高管接通波形：赤色 = 2nH，绿色 = 4nH，蓝色 = 10nH。E_HS是高管能耗。
依据方程式 (1)，减轻栅极应力的一个办法便是添加下拉电阻值，反过来削减L-R-C槽路的Q品质因数。图5显现的是用一个10nH栅极环路电感和在1Ω到3Ω之间改变的下拉电阻 (Rpd) 进行的仿真成果。尽管栅极下冲被一个3Ω下拉电阻约束在负偏置电压以下的数伏特内，可是关断坚持才能恶化，然后导致更大的直通电流。这一点在漏电流曲线图中很明显。
E_HS能量曲线图显现出，在每个开关周期内有额定的13µJ损耗，与2nH的栅极环路电感和1Ω下拉电阻时53µJ比较，差不多添加了60%(图4)。
假定开关频率为100kHz，高管器材上的功率损耗从5.3W添加至8W，其原因是由高栅极环路电感和高下拉电阻值所导致的直通。这个额定的功率损耗会使得功率器材内的散热变得非常难以办理，而且会添加封装和冷却本钱。
图5. 运用10nH栅极环路电感和下拉电阻时的仿真成果：Rpd = 1Ω(赤色)、2Ω(绿色)和3Ω(蓝色)。E_HS是高管能耗。
为了减轻直通电压，能够将栅极偏置为更大的负电压，不过这样做会添加栅极上的应力，而且会在器材处于第三象限时增大死区时刻损耗。因而，在栅极环路电感比较高时，栅极应力与器材关断坚持才能之间的均衡和取舍很难办理。你有必要添加栅极应力，或许答应半桥直通，这会添加穿插传导损耗和电流环路振铃，而且会导致安全作业区 (SOA) 问题。一个集成式GaN/驱动器封装供给低栅极环路电感，而且最大极限地下降栅极应力和直通危险。
GaN器材维护
将驱动器与GaN晶体管安装在同一个引线结构内能够保证它们的温度比较挨近，这是因为引线结构的导热功用极佳。热感测和过热维护能够置于驱动器内部，使妥当感测到的温度超越维护限值时，GaN FET将封闭。
一个串联MOSFET或一个并联GaN感测FET能够被用来履行过流维护。它们都需求GaN器材与其驱动器之间具有低电感衔接。因为GaN通常以较大的di/dt进行极快的开关，互联线路中的额定电感会导致振铃，而且需求较长的消隐时刻来避免电流维护失效。集成驱动器保证了感测电路与GaN FET之间尽或许少的电感衔接，这样的话，电流维护电路能够尽或许快的做出反响，以维护器材不受过流应力的影响。
图6. 一个半桥降压转化器(通道2)中的高管接通时的SW节点波形。
开关波形
图6是一个半桥的开关波形;
这个半桥包括2个集成式驱动器的GaN器材，选用8mm x 8mm四方扁平无引线 (QFN) 封装。通道2显现SW节点，此刻高管器材在总线电压为480V的情况下，以120V/ns的压摆率被硬开关。这个经优化的驱动器集成式封装和PCB将过冲约束在50V以下。需求阐明的一点是，捕捉波形时运用的是1GHz示波器和探头。
定论
GaN晶体管与其驱动器的封装集成消除了共源电感，然后完成了高电流压摆率。它还削减了栅极环路电感，以尽或许地下降封闭过程中的栅极应力，而且提高器材的关断坚持才能。集成也使得规划人员能够为GaN FET建立高效的过热和电流维护电路。
更多信息
在http://www.ti.com.cn/lsds/ti_zh/power-management/gan-overview.page 内寻觅与GaN相关的更多信息。
Michael Seeman和Dave Freeman。用GaN的宽广运用远景推动电源解决方案，德州仪器 (TI) 白皮书，2015年2月
Sandeep R.Bahl. 确认 GaN 产品牢靠性的归纳办法，德州仪器 (TI) 白皮书，2015年3月
下载这款免费的软件东西：TINA-TI。
Narendra Mehta，GaN FET相关于硅资料的功用优势，德州仪器 (TI) 白皮书，2015年3月
Zhong Ye，依据GaN FET的CCM图腾柱无桥PFC，德州仪器 (TI) 电源规划研讨会，2014年
