PMT的能谱剖析首要触及两个方面，一方面是对ADC的采样值进行剖析承认ADC采样正确。另一方面是对ADC的采样值进行积分，针对此积分值进行剖析，即所谓的PMT能谱剖析。能谱剖析以及ADC采样处理剖析有必要运用工程SEP_ES_debug下的Virtual JTAG调试东西，由于这个测验复用了其他测验的ir_in端口，假如运用其它当地的东西有可能会导致参数无法设置。
首要介绍ADC的调试（ADC子板还要经过设计者的硬件等测验），关于SEP来说ADC的调试便是承认FPGA接纳从ADC来的采样值是否正确。所以ADC收集PMT的信号并转换成数字信号送到FPGA，经过Virtual JTAG调试东西又从FPGA逻辑内读取ADC采样值进行离线剖析。
读取ADC采样值时Virtual JTAG东西的运用方法介绍，对应的Quartus II工程名称是SEP_ES_debug，此刻Virtual JTAG逻辑借用了TDC调试中用到的两个FIFO，即一个FIFO用于存储ADC采样值，另一个FIFO用于存储ADC采样值的积分值。所以在读取ADC采样值时，首要要往第一个FIFO里写入ADC采样值，使能信号经过按钮“FIFO Push CMD”发送，发送一起将滑动条设置为“1”（此刻相当于给这个FIFO一个写使能信号），假如要中止写这个FIFO，那么就再次按这个按钮的一起将滑动条的设置为“0”（铲除写使能）。读FIFO的时分点击按钮“Full Read FIFO”的一起在“Par1”输入窗口里设置读取的数目（留意此刻Slider也需求一起设置为0）。（笔者注：Virtual JTAG调试渠道参阅其他文章）
在OriginPro里剖析ADC采样值，新建一个WorkBook，将读取到的ADC采样值拷贝到book中（新建的book默许有两列，即A列和B列，有必要先删去一列），挑选整列数据后运用Plot下Line指令（如图1所示）重建信号，如图2所示。
图1：在OriginPro中剖析ADC采样值
图2：重建后的ADC信号
留目的2重建后的ADC信号，是经过PMT脉冲发生的别的一个trigger信号触发FPGA逻辑锁存100个samples并存往FIFO。所以，在图2中看出的作用是各个脉冲之间距离共同。
下面介绍PMT能谱测验，能谱测验的原始数据是ADC采样值的积分，存储在Virtual JTAG逻辑的第二个FIFO中。点击按钮“FIFO Push CMD”的一起将滑动条设置为“3”来使能逻辑向FIFO里写入积分值，假如要中止写这个FIFO，那么就再次按这个按钮的一起将滑动条的设置为“2”。读FIFO的时分点击按钮“Full Read FIFO”（留意此刻Slider要设置为非0），这时不需求在“Par1”输入窗口里设置读取的数目，由于在Tcl代码里现已写死了，假如需求修正读取的数目，能够在tcl代码里直接修正。
