1.前语
跟着信息技能的飞速发展，各种数据的实时收集和处理在现代工业操控和科学研讨中已成为必不可少的部分，尤其在信号丈量、图画处理、音频信号处理等一些高速、高精度的丈量中需求对高功能的数据收集技能。这就为数据收集设备的规划提出了两个的要求:1)要求接口简略灵敏且有较高的数据传输率; 2)由于数据量一般都较大，要求主机能够对数据做出快速呼应，并进行实时剖析、处理。
在根据软件无线电的接收机架构中，数字下变频(DDC)技能起着非常重要的效果，也是软件无线电的核心技能之一。数字下变频坐落模数转化(ADC)之后，需求处理高速高容量的数据，因而难度较大，不容易完结。针对数字下变频中的这一实践问题以及数据收集设备的两个要求，本陈述选用了一种根据FPGA与USB 2.0的数据收集与实时传输计划。
本文所研讨的根据Spartan-6的高速数据收集、处理和实时传输体系，便是完结将宽带中频数字接收机输出的高速正交IQ数据传输给FPGA去完结软件无线电的后续信号处理算法。使用Cypress的EZ-USB FX2高速数据传输计划完结将基带数据或许经FPGA处理后输出的数据进行传输，并使用上位机软件进行上位机存储和显现。本文首要从体系的硬件规划和软件规划两个方面别离对高速数据收集模块(宽带中频数字下变频模块)、高速数据传输模块以及上位机软件三个方面进行具体介绍。
2.体系全体计划规划
整个体系分红3个子模块，别离是：(1)高速数据收集模块(宽带中频数字下变频模块);(2)高速数据实时处理和传输模块;(3)上位机软件模块。整个体系框图如图1所示：
其间高速数据收集模块与EZ-USB高速数据处理和传输模块别离由对应的硬件电路和软件组成。上位机软件模块首要是使用Microsoft Visual2008软件使用MFC进行开发。体系全体硬件框图如图2所示：
体系全体作业原理：首要高速数据收集模块对70MHz中频模拟信号进行模数转化，采样速率为60MHz(根据带通采样定理)，然后使用Atmel公司的高功能微操控器Atmega16A作为操控单元以异步操控方法对专用数字下变频进行设置和编程，完结将中心为70MHz的数字中频信号搬移到数字基带，基带数据速率依然为60MHz，因而需求对高速的数字基带信号进行抽取和滤波得到低速的数字基带信号，抽取倍数可通过编程设置，抽取倍数越大得到的数字基带信号速率就越小，低速的数据基带信号再传输给FPGA完结基带数据的码元康复，得到原始信息。EZ-USB既能够对数字基带信号数据进行实时数据收集和传输也能够对FPGA输出的原始码元信息进行传输，最终通过USB2.0接口将这些数据传输到上位机进行数据实时存储和显现。
3.高速数据收集模块(宽带中频数字下变频模块)
传统的数据收集体系往往选用单片机或数字信号处理器(DSP)作为操控器,操控模/数转化器(ADC)、存储器和其他外围电路的作业。但由于单片机自身的指令周期以及处理速度的影响,其时钟频率较低,各种功用都要靠软件的运转来完结,软件运转时刻在整个采样时刻中占有很大的份额,功率较低,很难满意体系对数据收集体系实时性和同步性的要求。根据DSP的数据收集体系,尽管处理速度快,但本钱较高,过于频频的中止会使CPU的功率下降,呼应速度变差。近年来，根据FPGA的数据收集计划逐步成为一种具有特别优势的一种计划，其间最首要的一个长处便是能够完结对数据的并行处理。别的还具有开发周期短,集成度高,功耗低,作业频率高,规划费用低,编程装备灵敏等一系列长处。
本陈述中选用的高速数据收集与实时传输计划，首要包含以下几个部分：1)高速数据收集以及数字下变频处理部分;(2).高速数据传输部分;(3).上位机数据收集操控部分。体系首要将外部实在国际的模拟信号进行数字化，然后将模数转化器的高速数字信号进行数据缓冲，然后将缓冲数据通过数字下变频处理后传输给FPGA，选用FPGA操控CY7C68013A完结高速数据实时传输与存储，并进行显现。
3.1 高速数据收集及数字下变频处理部分硬件规划
高速数据收集及数字下变频模块是使用ADI的高速模数转化器AD6640依照奈奎斯特带通选用定理进行数据收集(本陈述中挑选的采样速率为60MHz)，然后将60MHz的数字中频信号传输给专用数字下变频器材AD6620(也能够使用FPGA完结数字下变频以及信号抽取滤波等)进行数字下变频和抽取滤波等处理。
高速数据收集(首要是收集70MHz的中频模拟信号)及数字下变频(将70MHz中频搬移到数字基带)处理部分的硬件规划计划如下图1所示：
在该部分的硬件规划中：1)ADC选用的是ADI公司的高功能AD6640来完结对数据的高速收集。AD6640具有如下长处：12位的采样精度，具有65MSPS最小采样率，在25MHz带宽上具有高达80
的无杂散动态规模(SFDR)，中频采样率可达70MSPS, 功率耗费大约710mW，选用选用5V单电源供电，片上自带T/R和参阅电压，数据以二进制补码方式输出，CMOS输出电平兼容3.3V和5V。2)下变频部分，选用的是美国ADI公司的中频数字接收机专用数字信号处理器AD6620。它的内部集成了NCO(数控晶体振荡器)、数字混频器、二阶级联积分梳妆滤波器(CIC2)、五阶级联积分梳妆滤波器(CIC5)、系数可编程的抽取滤波器(RCF)等。3)操控部分，选用了Xilinx公司的Spartan 6芯片来进行收集操控、数据缓冲、数据处理、数据传输操控及通讯等。
3.2 高速数据收集及下变频处理部分软件规划
宽带中频数字下变频器材AD6620内部首要由以下单元组成：频率改换单元、二阶固定系数级联积分梳状滤波器(CIC2)单元、五阶固定系数级联积分梳状滤波器(CIC5)单元以及一个可变系数的RAM系数抽取滤波器(RCF)单元。其间频率改换模块完结中频到数字基带的下变频，CIC2单元和CIC5单元是完结采样速率的抽取功用，通过设置不同的抽取倍数可得到不同速率的基带信号，而可变系数的 RCF单元则是将抽取后的信号进行整形滤波处理，使得滤波器的通带纹波、过渡带带宽以及阻带衰减等规划参数规划的更优化。
下面别离对频率转化单元、CIC2和CIC5滤波器单元以及可变系数RCF滤波器单元别离进行编程介绍。
3.2.1频率改换单元编程设置
频率改换单元首要是使用片内集成的数控晶体振荡器(NCO)来发生一组正交的数字本振信号。NCO模块的方针便是发生抱负的正弦波和余弦波，以便与高速模数转化器材AD6640传输的中频实信号进行频率转化，把中频信号的频谱搬移到数字基带。NCO模块发生的正交数字本振信号频率是通过式来核算：
(式 1)
其间，
为NCO模块的本振频率，
为相应通道IF信号输入的频率，在本文中为70Mhz，
为采样频率，本文中应为56MHz，实践为60MHz，
根据式可核算得到
的值为：0010 1010 1010 1010 1010 1010 1010 1010共32位二进制数，那么通过FPGA向地址为0x303的地址写入上述32bit的二进制数。
3.2.2 固定系数CIC滤波器规划及其编程
二阶和五阶级联积分梳状滤波器都是固定系数的抽取滤波器。CIC2处理的信号时频率改换后输出的I、Q两路数字基带信号，
均为60MHz，为了减轻后续处理器的处理难度，需求使用CIC2和CIC5抽取滤波器进行合理抽取滤波，经CIC2抽取滤波后的信号频率为式所示：
(式 1)
其间，
为通过抽取系数
抽取滤波降速后的信号频率。可通过微操控器对CIC2滤波器抽取系数
进行编程，取值规模为2~6中得某一个整数值。榜首级的抽取系数取值越大相应的整个芯片功耗就越低。CIC2滤波器的增益和通带衰减核算公式如式2和式3所示：
(式 2)
(式 3)
其间，
为CIC2滤波器增益衰减因子，取值规模为0~6之间的整数值。为了取得最优的动态规模需求将
设置为最小值，可是要注意避免呈现溢出。
为输入信号的电平。
CIC2滤波器的离散和接连频率呼应公式别离如式4和5所示：
(式 4)
(式 5)
相应的CIC5滤波器和CIC2滤波器的功用是共同的，也是完结抽取和滤波，CIC5滤波器是对CIC2这一级处理后的信号再一次抽取。下面使用ADI公司的SoftCell滤波器规划软件，规划CIC2、CIC5、RCF滤波器，以便取得相应滤波器参数，进行由于关于70MHz中频信号而言，根据射频带通采样定理，能够确认带通采样率为56MSPS就能够满意要求，可是为了增大信噪比的功能可将降采样率设成60MHz，输出频率为0.4MSPS，那么抽取倍数为140。翻开滤波器规划软件后的界面如图3所示：
在软件的PortSelect菜单中挑选AD6620作为规划的目标，然后在面板的左中心方位输入信号频率60MHz，以及抽取滤波后的输出频率0.4MHz，在Passband这个当地输入通带带宽4MHz，通带纹波设置为0.18，别的在Stopband这个当地设置阻带频率为4.5MHz，衰减为60dB，在5MHz这个频率点，设置衰减为80dB。然后点击compute按钮后就能够核算得到规划好的滤波器频率相应以及相应的各级滤波器系数和RCF滤波器的抽头数。规划完结后CIC2以及C%&&&&&%5以及RCF滤波器系数可能有多种组合，这种情况下能够比照剖析滤波器的呼应，选
