在大部分嵌入式体系中，处理器和现场可编程门阵列(FPGA)完结最深重的作业。处理器和 FPGA一般独自作业，假如两种技能能够一同超卓的协同作业，将构成功用更强壮的嵌入式核算渠道。
在这些体系中，处理器一般供给高档办理功用，而 FPGA 完结严厉的实时操作，许多的数据处理，或许处理器不太简略支撑的接口功用。
SoC FPGA 器材在一个器材中成功集成了处理器和 FPGA 体系结构。将两种技能兼并起来具有许多长处，包含更高的集成度、更低的功耗、更小的电路板面积，以及处理器和 FPGA 之间带宽更大的通讯，等等。这一同类最佳的器材发挥了处理器与 FPGA 体系交融的优势，一起还保留了独立处理器和 FPGA 的长处。
与曾经的器材规划比较，SoC FPGA 的功用和功用适当乃至是更好，可是减小了电路板面积，下降了功耗和体系本钱——高达 50%以上。经过在一个硅片上集成这些技能，体系开发人员避免了塑料封装的本钱问题。假如规划中的 CPU 和 FPGA 运用分立的外部存储器，那么，规划人员应该将这些兼并到一个存储器材中，进一步下降体系本钱和功耗，减小电路板面积。处理器和 FPGA之间的信号现在是在同一个硅片中，它们之间通讯耗费的能耗要比运用分立芯片低许多。并且，处理器和 FPGA 之间有数千路内部衔接，与两芯片解决方案比较，集成解决方案能够有用的进步带宽，下降延时。
嵌入式开发人员在为自己的运用挑选最佳 SoC FPGA 时，需求考虑许多规划问题和工程决议。这些挑选规范包含体系功用、体系牢靠性、功耗、开发东西和未来开展路线图等。
选用 SoC FPGA 进步体系功用
终究，SoC FPGA 中的体系功用是由能否在四个首要 SoC 功用之间高效移动数据来决议的，即处理器、FPGA 逻辑、互联，以及片内和片外存储器。
在各种运用中，体系功用首要是由数据通路功用决议的，器材应能够以“线速”处理接连数据流，很少呈现失速或许中止。在这些运用中，FPGA 逻辑处理要害数据通路，而处理器对操控通路进行高档办理。处理器解说一小部分抵达数据，尽量不参加数据通路的作业。
为完结这种和谐的协作，现代 SoC FPGA 选用了 ARM 双核 Cortex-A9 运用处理器，集成到高档28nm FPGA 架构中。与其他运用处理器比较，Cortex-A9 十分抱负的一起完成了低功耗、功用、带宽和功用。
专门规划了 Cyclone V SoC 中的互联，FPGA 逻辑和处理器之间的吞吐量高达 100 Gbps 以上，然后进步了体系功用，图 1。FPGA 逻辑和 Cortex-A9 处理器之间的 100 Gbps 互联确保了体系有满意的互联功用，支撑大吞吐量数据流。
图 1.Cyclone V SoC，FPGA 和处理器之间>100 Gbps 互联
能够有用的拜访片内和片外存储器也使得 SoC FPGA 进步了体系功用。Cyclone V SoC 中的硬核存储器操控器选用了杂乱算法，尽可能进步您存储器的功率。这些算法运用缺点权重罗宾带等杂乱算法，办理会话优先级、对指令和数据从头排序、调度未完结的会话，然后进步了存储器带宽。
其他的功用源自经过软件定制存储器操控器，与定制数据目标十分契合。
评价存储器操控器功用时，重要的是不仅仅要重视总线宽度和速度。LMbench 等体系级基准测验适用于检查存储器子体系的整体功用。在67MHz Cyclone V SoC 体系上运转 LMbench 基准测验标明，具有智能存储器操控器的 Cyclone V SoC 的存储器带宽更高——比竞赛 SoC 器材高出17%，并且存储器作业频率下降了 25%。这种在功率上的优势支撑 Cyclone V SoC 以更低的时钟速率完成更大的带宽，下降了体系功耗。
选用 SoC FPGA 进步体系牢靠性
跟着存储器容量的不断增加，对过错勘探和纠正的需求已经成为当今规划的开展趋势。大部分现代体系包含专用硬件来协助完成数据完整性。这包含纠错码(ECC)维护——不仅仅是存储器操控器的一部分，并且还集成在处理器的片内存储器、高速缓存、外设缓冲以及 FPGA 中。过错检查和纠正电路使体系更牢靠，体系不受意外数据过错或许数据损坏的影响。
存储器维护是一般与高档处理器中的存储器操控器相关的特性，称之为存储器办理单元(MMU)或许存储器维护单元(MPU)。处理器的存储器维护单元避免了过错或许不合法的处理器会话读取乃至损坏其他存储器区。在 Cortex-A9 处理器中，ARM 的 TrustZone 技能扩展了这一维护概念，为安全灵敏的体系供给了体系级办法。
运用 Cyclone V SoC，为操作体系和嵌入式运用软件指定了特定的存储器区域，而其他存储器区域能够专门用于根据 FPGA 的功用，如图 2 所示。经过存储器维护，FPGA 主机功用不会损坏操作体系或许嵌入式软件区域。
图 2.SoC 运用中的 DDR 存储器维护，处理器和 FPGA 同享公共的存储器。
集成下降功耗
新电子运用对功耗的要求越来越高——不仅仅是手持式设备，并且还有轿车运用，乃至是服务器机架等，这些都有很大的功耗和散热预算。SoC FPGA 器材是可行的解决方案，协助嵌入式开发人员完成其功耗预算。
如图 3 所示，在一片 SoC FPGA 中集成处理器和 FPGA 组件能够把体系功耗下降 10%到 30%。I/O在器材之间传送信号，一般需求较高的电压，是运用中最耗能的组件。
图 3.在一片 SoC FPGA 中集成处理器和 FPGA，同享外部存储器接口，减少了高功耗的芯片间I/O 衔接。
简略的集成不光下降了功耗，Cyclone V SoC 还具有时钟选通和调整等低功耗形式。处理器和FPGA 还有独立的电源平面，支撑运用程序彻底关断 FPGA 供电，而坚持处理器作业，监督任何中止。
为优化功耗，SoC 规划与电源规划的联系越来越亲近。在体系级，电源供电规划有时候要比 SoC器材自身功耗更大。这些体系的难点在于怎样在减小电源供电布局和进步供电功率之间到达均衡。有许多电源供电挑选为Cyclone V SoC 供给支撑，高档 DC-DC 电源转换器技能也为其供给支撑，支撑规划人员满意严厉的功耗预算和空间约束要求。Altera 供给 Enpirion 电源模块新产品，十分适宜满意根据 SoC FPGA 的嵌入式体系的空间和功率约束要求。
了解的开发东西支撑 SoC FPGA
集成了前沿 ARM 运用处理器和 FPGA 架构的新一类 SoC 器材，能够以更低的本钱，更敏捷的完成低功耗电子产品，打开了新的运用空间。可是，伴跟着硬件立异，FPGA 东西、片内调试、软件调试和剖析东西也应该不断立异。软件终究决议了规划人员能否成功的运用这些器材。为完成更广泛的运用，软件开发人员有必要找到适宜的 SoC FPGA，把握其特性，就像独立处理器软件开发那样轻松高效的运用它们。
来自 Altera 的 SoC FPGA 由 SoC 嵌入式规划套装(EDS)供给支撑，套装包含全套的 ARM 兼容东西包，支撑在 Altera SoC 器材上开发嵌入式软件。它包含开发东西、实用东西程序、运转时软件，以及运用实例，协助您敏捷开端 SoC 嵌入式体系的固件和运用软件开发。Altera 和 ARM 之间这种十分重要的联系导致 SoC EDS 供给了共同的 Altera 版 ARM Development Studio 5 (DS-5?)东西包。ARM DS-5 高档多核调试功用与 FPGA 自适应功用相结合——能够当即看到 FPGA 硬件中的改动，无缝链接至 Altera 的 SignalTap 逻辑剖析器，这一 SoC EDS 东西包协助嵌入式软件开发人员获得了史无前例的全芯片可视化和操控能力。
当调试呈现问题时，开发团队有必要能够确认这是硬件仍是软件问题。支撑 Altera SoC FPGA 的东西完成了处理器子体系和 FPGA 子体系之间代码和波形的穿插触发，或许从波形到代码的触发，很简略找到导致这些问题的原因。成果，开发团队能够找到并盯梢体系中某一状况是怎样呈现的，为什么呈现。穿插触发、盯梢和大局时刻戳是 IP 验证、定制驱动开发以及工程中体系集成部分十分重要的特性。
除了找到毛病方位之外， SoC EDS 还协助嵌入式体系开发人员知道体系为什么会进入这种毛病状况，是怎样进入的。ARM 体系盯梢模块(STM)支撑盯梢根据 CPU 的软件事情。当体系执行时，运用软件能够宣布硬件和软件事情“勘探”信号，以监督体系行为，深化探查其作业。在“FPGA自适应”调试环境中，STM 支撑 CPU 和 FPGA 域的事情监督，不要求体系停止作业。
未来的 SoC FPGA 路线图
当挑选 SoC FPGA 时，有必要确认供货商的产品路线图.如图 4 所示，从长时间看，这将坚持您的体系竞赛力，支撑软件前向移植。开端时，一切硅片开展路线图的根底都是硅片工艺技能。现在Altera 供给的 Cyclone V 和 Arria V SoC 选用了 28 nm 低功耗工艺制作，协助工业、轿车、医疗和通讯等对功耗要求较高的运用下降了功耗。
Altera 的下一代 Arria 10 SoC 优化了中端运用的功用，进步了成效，减小了外形封装，下降了本钱，适宜多种中端无线根底设施、播送、军事，以及核算机和存储运用。Arria 10 SoC 根据 TSMC的 20 nm 工艺技能，结合了双核 Cortex-A9 处理器体系和业界抢先的可编程逻辑技能。完成双核Cortex-A9 处理器体系简化了第一代 SoC FPGA 的软件移植，尺度更小的工艺技能将功用提升至1.5 GHz。
在先进通讯、军事和数据中心运用中，第三代 Stratix 10 SoC 将进一步打破功用和带宽。Stratix 10SoC 根据 Intel 14nm 三栅极工艺技能，具有 64 位四核 ARM Cortex-A53 处理器。Cortex-A53 支撑32 位兼容形式，假如需求，很简略完成现有软件的移植。
图 4.Stratix 10 SoC 是 Altera 的第三代 SoC，选用 Intel 的 14 nm 三栅极工艺技能，集成了四核Cortex-A53 处理器。
SoC FPGA 是功用强壮的新一类可编程器材，适用于多种电子规划。最盛行的商用器材集成了规范 ARM 双核 Cortex-A9——具有丰厚的外设、片内存储器、高速内部互联体系结构、分层片内存储器，还有前沿的 FPGA 架构。立异软件规划和调试东西支撑开发人员一起检查并穿插触发芯片的两部分(处理器和 FPGA)组成。市场上的这些器材表面上看起来十分类似，但实际上底层体系结构却不尽相同。
