ARM的pll

确认PLL 进程：

1.确认 cpu频率 Fcclk
2.确认晶振频率 Fosc ，Fcclk 一定是Fosc的整数倍。
3.核算M值M = Fcclk/Fosc，M的取值规模为1~32。实践写入MSEL位的值为M-1的整数倍。
4.核算P值挑选P值以装备PSEL位。经过设置P值，使Fcco在界说的频率约束规模内。P有必要是1, 2, 4或8其间的一个。

PLL ：

Fcco为PLL电流操控振荡器的输出频率
Fcclk = M×Fosc

相位频率检测：把两个输入的时钟相位差值 ==》 电流值

流控震动器：电流值 ==》 频率

当检测输入的两个相同时，安稳了

PLL的确认进程：
CCO的输出频率遭到“相位频率检测”部件的操控，输出所需频率的进程不是一蹴即至的，而是一个拉锯重复的进程。

举例：

体系要求Fosc＝10MHz，Fcclk＝60MHz。
依据这些要求：

• 确认Fcclk＝60MHz；
• 挑选Fosc＝10MHz；
• 核算M= Fcclk/Fosc＝60MHz/10MHz＝6。M-1＝5，所以写入 PLLCFG[4:0]＝00101；
• 核算P=Fcco/( Fcclk*2)，其间Fcco为156~320 MHz。当Fcco＝156MHz时，P=156MHz/(2*60MHz)＝1.3当Fcco＝320MHz时， P=2.67

P取整数2，所以写入PLLCFG[6:5]=01