您的位置 首页 技术

嵌入式开发技能何“阻抗匹配“

阻抗匹配(Impedance matching)是微波电子学里的一部分,主要用于传输线上,来达至所有高频的微波信号皆能传至负载点的目的,不会有信号反射回来源点

阻抗匹配(Impedance matching)是微波电子学里的一部分,首要用于传输线上,来达至一切高频的微波信号皆能传至负载点的意图,不会有信号反射回来源点,然后提高动力效益。

大体上,阻抗匹配有两种,一种是透过改动阻抗力(lumped-circuit matching),另一种则是调整传输线的波长(transmission line matching)。

要匹配一组线路,首要把负载点的阻抗值,除以传输线的特性阻抗值来归一化,然后把数值划在史密夫图表上。

改动阻抗力把电容或电感与负载串联起来,即可添加或削减负载的阻抗值,在图表上的点会沿著代表实数电阻的圆圈走动。假如把电容或电感接地,首要图表上的点会以图中心旋转180度,然后才沿电阻圈走动,再沿中心旋转180度。重覆以上办法直至电阻值变成1,即可直接把阻抗力变为零完结匹配。

[修改]调整传输线由负载点至来源点加长传输线,在图表上的圆点会沿著图中心以逆时针方向走动,直至走到电阻值为1的圆圈上,即可加电容或电感把阻抗力调整为零,完结匹配阻抗匹配则传输功率大,关于一个电源来讲,单它的内阻等于负载时,输出功率最大,此刻阻抗匹配。最大功率传输定理,假如是高频的话,便是无反射波。关于一般的宽频放大器,输出阻抗50Ω,功率传输电路中需求考虑阻抗匹配,但是假如信号波长远远大于电缆长度,即缆长能够疏忽的话,就无须考虑阻抗匹配了。阻抗匹配是指在能量传输时,要求负载阻抗要和传输线的特征阻抗持平,此刻的传输不会产生反射,这表明一切能量都被负载吸收了。反之则在传输中有能量丢失。高速PCB布线时,为了避免信号的反射,要求是线路的阻抗为50欧姆。这是个大约的数字,一般规则同轴电缆基带50欧姆,频带75欧姆,对绞线则为100欧姆,仅仅取个整罢了,为了匹配便利。

阻抗从字面上看就与电阻不相同,其间只要一个阻字是相同的,而另一个抗字呢?简略地说,阻抗便是电阻加电抗,所以才叫阻抗;周延一点地说,阻抗便是电阻、电容抗及电感抗在向量上的和。在直流电的国际中,物体对电流阻止的效果叫做电阻,国际上一切的物质都有电阻,仅仅电阻值的巨细差异罢了。电阻小的物质称作良导体,电阻很大的物质称作非导体,而最近在高科技领域中称的超导体,则是一种电阻值几近于零的东西。但是在交流电的领域中则除了电阻会阻止电流以外,电容及电感也会阻止电流的活动,这种效果就称之为电抗,意即反抗电流的效果。电容及电感的电抗别离称作电容抗及电感抗,简称容抗及感抗。它们的计量单位与电阻相同是奥姆,而其值的巨细则和交流电的频率有联系,频率愈高则容抗愈小感抗愈大,频率愈低则容抗愈大而感抗愈小。此外电容抗和电感抗还有相位视点的问题,具有向量上的联系式,因而才会说:阻抗是电阻与电抗在向量上的和。

阻抗匹配是指负载阻抗与鼓励源内部阻抗相互适配,得到最大功率输出的一种作业状况。关于不同特性的电路,匹配条件是不相同的。

在纯电阻电路中,当负载电阻等于鼓励源内阻时,则输出功率为最大,这种作业状况称为匹配,不然称为失配。

当鼓励源内阻抗和负载阻抗含有电抗成份时,为使负载得到最大功率,负载阻抗与内阻有必要满意共扼联系,即电阻成份持平,电抗成份只数值持平而符号相反。这种匹配条件称为共扼匹配。

一。阻抗匹配的研讨在高速的规划中,阻抗的匹配与否联系到信号的质量好坏。阻抗匹配的技能能够说是丰厚多样,但是在详细的体系中怎样才能比较合理的运用,需求衡量多个方面的要素。例如咱们在体系中规划中,许多选用的都是源段的串连匹配。关于什么情况下需求匹配,选用什么办法的匹配,为什么选用这种办法。

例如:差分的匹配大都选用终端的匹配;时钟选用源段匹配;1、 串联终端匹配串联终端匹配的理论起点是在信号源端阻抗低于传输线特征阻抗的条件下,在信号的源端和传输线之间串接一个电阻R,使源端的输出阻抗与传输线的特征阻抗相匹配,按捺从负载端反射回来的信号产生再次反射。

串联终端匹配后的信号传输具有以下特色:A 因为串联匹配电阻的效果,驱动信号传达时以其起伏的50%向负载端传达;B 信号在负载端的反射系数挨近+1,因而反射信号的起伏挨近原始信号起伏的50%。

C 反射信号与源端传达的信号叠加,使负载端接遭到的信号与原始信号的起伏近似相同;D 负载端反射信号向源端传达,抵达源端后被匹配电阻吸收;?

E 反射信号抵达源端后,源端驱动电流降为0,直到下一次信号传输。

相对并联匹配来说,串联匹配不要求信号驱动器具有很大的电流驱动才能。

挑选串联终端匹配电阻值的准则很简略,便是要求匹配电阻值与驱动器的输出阻抗之和与传输线的特征阻抗持平。抱负的信号驱动器的输出阻抗为零,实践的驱动器总是有比较小的输出阻抗,并且在信号的电平产生改变时,输出阻抗或许不同。比方电源电压为+4.5V的CMOS驱动器,在低电平时典型的输出阻抗为 37Ω,在高电平时典型的输出阻抗为45Ω[4];TTL驱动器和CMOS驱动相同,其输出阻抗会随信号的电平巨细改变而改变。因而,对TTL或CMOS 电路来说,不或许有非常正确的匹配电阻,只能折中考虑。

链状拓扑结构的信号网路不适合运用串联终端匹配,一切的负载有必要接到传输线的结尾。不然,接到传输线中心的负载接遭到的波形就会象图3.2.5中C点的电压波形相同。能够看出,有一段时间负载端信号起伏为原始信号起伏的一半。明显这时候信号处在不定逻辑状况,信号的噪声容限很低。

串联匹配是最常用的终端匹配办法。它的长处是功耗小,不会给驱动器带来额定的直流负载,也不会在信号和地之间引进额定的阻抗;并且只需求一个电阻元件。

2、 并联终端匹配并联终端匹配的理论起点是在信号源端阻抗很小的情况下,经过添加并联电阻使负载端输入阻抗与传输线的特征阻抗相匹配,到达消除负载端反射的意图。完成方法分为单电阻和双电阻两种方法。

并联终端匹配后的信号传输具有以下特色:A 驱动信号近似以满起伏沿传输线传达;B 一切的反射都被匹配电阻吸收;C 负载端接遭到的信号起伏与源端发送的信号起伏近似相同。

在实践的电路体系中,芯片的输入阻抗很高,因而对单电阻方法来说,负载端的并联电阻值有必要与传输线的特征阻抗附近或持平。假定传输线的特征阻抗为 50Ω,则R值为50Ω。假如信号的高电平为5V,则信号的静态电流将到达100mA.因为典型的TTL或CMOS电路的驱动才能很小,这种单电阻的并联匹配办法很少出现在这些电路中。

声明:本文内容来自网络转载或用户投稿,文章版权归原作者和原出处所有。文中观点,不代表本站立场。若有侵权请联系本站删除(kf@86ic.com)https://www.86ic.net/xinpin/jishu/298504.html

为您推荐

联系我们

联系我们

在线咨询: QQ交谈

邮箱: kf@86ic.com

关注微信
微信扫一扫关注我们

微信扫一扫关注我们

返回顶部