赛灵思的 Vivado HLS 东西有助于下降无线去程网络基础设施不断攀升的本钱。
无线网络运营商面对的巨大应战在于保持盈亏底线的一起要增大网络的容量和密度。针对无线接口的紧缩计划可削减所需的去程网络基础设施出资，有助于应对这种应战。
咱们运用 Vivado ®Design Suite 的高层次归纳 （HLS） 东西来评价针对 E-UTRA I/Q 数据的敞开无线电设备接口 （ORI） 标准紧缩计划，以估量其对信号保真度的影响、形成的时延及其完本钱钱。咱们发现赛灵思的 Vivado HLS 渠道能够高效评价和完成所选紧缩算法。
无线带宽压力
无线带宽需求的不断添加催生了对新的网络功用的需求，例如更高阶的 MIMO（多输入多输出）装备和载波聚合。这样导致网络日趋杂乱，然后要求运营商做出架构调整，例如进行基带处理集中化以优化网络资源的运用。 在下降基带处理本钱的一起，基带处理资源的同享会添加去程网络的杂乱性。
这些去程网络担任在基带单元 （BBU） 与长途射频单元 （RRH） 之间传输天线载波调制信号，在光纤上运用通用公共无线接口 （CPRI） 协议是这种网络最常见的完成途径。CPRI 协议需求稳定的比特率，而且通过多年的开展，该协议标准已进步了最大数据速率以满意不断添加的带宽需求。网络运营商正在寻求适宜的技能以便能够在显着进步数据速率的一起不添加所运用的光纤数量，然后保持蜂窝基站当时本钱开销与运营开销不变。
为供给长时刻解决计划，网络运营商正在研讨可选的网络布局，包含从头规划基带处理与射频单元之间的接口结构以削减去程带宽。 但是，从头布局网络功用或许导致其更难以满意一些无线接口标准的严厉功用要求。
削减带宽的另一种方法是针对挨近或超越可用吞吐量的无线接口完成紧缩/解紧缩 （codec） 计划。可完成的紧缩率取决于详细的无线信号特性，例如噪声等级、动态规模以及过采样率等。
让咱们细心研讨一下针对 E-UTRA IQ 数据的 ORI 标准紧缩计划——传输调制符号的实在和虚拟组件。图 1 的简化运用实例阐明晰 CPRI IQ 输入和输出接口中紧缩宽和紧缩模块的方位在滤波器规划进程中对特定的通道特性进行探究，以最大程度削减因下面下采样和上采样引起的信号丢掉。
IQ 紧缩算法
ORI 标准是在 CPRI 标准的基础上进行了完善和改善，旨在支撑敞开 BBU/RRH 接口。在最新版别中，ORI 为 10、15 或 20 MHz 的通道带宽指定了有损时域 E-UTRA 数据紧缩技能。将固定 3/4 速率重采样与 15 位 IQ 样本的非线性量化相结合，可将带宽要求下降 50%，例如，有助于通过单条 9.8 Gbps CPRI 链路，完成掩盖两个分区的 8 x 8 MIMO 装备。
重采样阶段触及到对输入 I 和 Q 数据流进行内插操作，使内插数据通过低通滤波器，并对输出数据流进行抽取操作。在滤波器规划进程中对特定的通道特性进行探究，以最大程度削减因下采样和上采样阶段引起的信号丢掉。例如，以 30.72 MHz 速率采样的 20 MHz E-UTRA 下行链路通道可输出 18.015 MHz 的 OFDMA 有用带宽，这意味着在 3/4 采样率下可完成抱负的无损低通滤波器呼应。
非线性量化 （NLQ） 进程将正态散布的 15 位基带 IQ 样本转化为 10 位量化值。NLQ 运用具有指定标准偏差的累积散布函数 （CDF） 来描绘精密粒度下呈现频率比较高（而非呈现频率比较低）的振幅，以将量化差错减至最小。如图 2b 中的成果所示，量化后数值群组对减小后数值规模的填充份额显着高于图 2a 所示的输入数值群组，因而，与其他线性量化计划比较，量化后数值群组可将量化差错减至最小。一般，I 与 Q 样本完成在查找表中，它们运用其对应的散布函数独自进行量化。咱们将 ORI IQ 紧缩功用与 ITU-T RecommendaTIon G.711 指定的 Mu-Law 紧缩算法完成计划进行比照。同归于非线性量化技能，Mu-Law 运用对数函数在可用数值规模内对量化值进行从头散布。不同于考虑输入样本核算散布的 CDF 量化法，通过 Mu-Law 量化的输出与对应输入样本值和指定紧缩值成函数联系。
为了比较 50% 的等效紧缩比，咱们考虑 16 位至 8 位 Mu-Law 编码器。由于不需求重采样，因而从时延和完成资源本钱方面考虑，Mu-Law 紧缩是一款低本钱解决计划，能够在规划杂乱性与可完成的重建信号保真度之间进行权衡。
选用 CPRI IQ 紧缩技能的简化无线体系
图 1 — 选用 CPRI IQ 紧缩技能的简化无线体系
20 MHz E-UTRA DL 通道参阅输入帧的 IQ 数值群组 （a），以及紧缩后 IQ 数据 （b） 经扩展用以阐明每个数值群组 。..
图 2–20 MHz E-UTRA DL 通道参阅输入帧的 IQ 数值群组 （a），以及紧缩后 IQ 数据 （b） 经扩展用以阐明每个数值群组的有用数值规模运用情况
向上扩展编解码架构
关于原型装备，咱们计划将紧缩算法向上扩展，以充分运用 9.8304 Gbps CPRI 链路（线路比特率选项 7）。ORI 紧缩 E-UTRA 样本标准答应咱们通过单个 9.8G CPRI 链路传输 16 条紧缩 IQ 通道（32 条 I 与 Q 通道独自紧缩）。方针吞吐量为每个 CPRI 时钟输出三个紧缩样本，这已满意彻底打包 32 位赛灵思 LogiCORE™ IP CPRI IQ 接口，供给所需的 737.28 Msps 的紧缩 IP 输出。
以单个时钟域为方针，咱们需求构建重采样滤波器以满意每个时钟周期三个样本的输出速率。用 0 的补码对输入样本流进行内插核算答应咱们疏忽无用的输入样本。输出流变为子滤波器内插速率的函数，每个子滤波器都运用 FIR 系数子集（系数 / 插值速率的总数）。共四个并行滤波器，每个都在一个通道子集上运转，使得全体吞吐量相当于每个时钟周期要求 3 个紧缩样本。除高吞吐量以外，所主张的架构还能缩短重采样时延，由于每个子滤波器中仅运用一小部分系数。
关于紧缩途径，咱们运用累积散布函数 （CDF） 核算 NLQ 量化表。假定 IQ 散布是对称的，咱们将 NLQ 查找表的巨细缩减至 214 条 9 位量化值。由于咱们的规划需求每时钟周期三个并行查找表，因而咱们运用相同量化值完成三个并行查找表。能够
运用预期或调查的标准偏差值为 I 和 Q 样本独自核算量化等级。 或许，以实践的信号级丈量值或更高层次的网络参数为根据，独自量化通道子集。解紧缩时，咱们运用分位函数（逆向 CDF）来核算逆向 NLQ 表。表的巨细被限定在 29 个 14 位数值。
咱们运用由 MATLAB® LTE 体系东西箱生成的 20 MHz LTE E-UTRA FDD 通道鼓励来测验已完成的编解码算法。然后，咱们运用 Keysight VSA 来解调捕捉到的 IQ 数据，并通过丈量输出波形差错矢量起伏 （EVM） 以量化紧缩宽和紧缩阶段引起的信号失真。咱们将已发布的输出 EVM 丈量值（表现抱负信号与丈量信号的差异）与参阅输入信号 EVM 进行比较。
高档建模与完成流程
咱们运用GNU Octave 言语，并运用其信号处理和核算程序包开发单通道紧缩及解紧缩模型，发动完成进程。除供给有用的验证参阅数据点以外，模型输出还生成了一组 FIR 滤波器系数和量化表。
Vivado HLS 东西从高档数学模型中供给显着的传输途径，从潜在的硬件功用和本钱方面评价提议的架构。咱们建立了 C++ 测验台，以运用紧缩宽和紧缩函数对输入数据流进行运算。由于咱们会将这些函数置于 CPRI 链路的相对端，因而便独自对其进行归纳。运用 HLS 流及简略 C++ 循环办理下的交织通道数据流，咱们完成了一切内、外部函数接口。
IQ 编解码架构所示为（仅下行链路中）编解码器 IP 接口处的样本处理速率
图 3–IQ 编解码架构所示为（仅下行链路中）编解码器 IP 接口处的样本处理速率
咱们运用 Vivado HLS FIR IP 来开发重采样滤波器的原型规划。为满意规划的高吞吐量要求，咱们完成并行单速率 FIR 滤波器，并选用根据循环的滤波器输出抽取功用。
通过完成多相重采样滤波器，可获得更高效的资源节约型重采样滤波器。多通道分级采样速率转化滤波器便是一种支撑 ORI 重采样速率的开箱即用型挑选；赛灵思运用攻略 XAPP1236 “运用 Vivado 高层次归纳以完成多通道分级采样速率转化滤波器规划。”对该滤波器进行了介绍。
当验证数据集较大时，快速 C 级仿真的优势就变得益发显着。对 IQ 紧缩算法进行评价时最能表现这一点，由于，至少需求有完好的无线电数据帧（307，200 个 IQ 样本 / 通道），才干运用 VSA 东西进行 EVM 丈量。咱们发现，C 仿真与 C/RTL 协同仿真比较，仿真速度可提高两个数量级；关于本紧缩 IP 测验而言，比较于协同仿真运转时刻的 9 小时，C 仿真仅需 5 分钟。
HLS 测验台还具有另一个重要优势，即运用文件和 HLS 流可方便地运用输入数据和捕捉输出数据。成果是可供给一个接口以运用 VSA 东西进行数据剖析，或许在 C++ 测验台中直接与 Octave 模型输出进行比较。
功用丈量
Keysight VSA 丈量成果显现，具有 144 个 FIR 系数的编解码器装备具有 0.29% 的均匀 EVM。与 EVM RMS 为 0.18% 的初始输入数据比较，因紧缩-解紧缩处理链而多出的 EVM 部分为 0.23%。比较之下，平等输入数据集下 Mu-Law 紧缩算法完成的均匀 EVM 为 1.07%。
根据 Mu-Law 紧缩法所削减的时延和资源运用本钱来看，当能够将整个 LTE 下行信号处理链的 8% EVM 预算中的 1% 分配给 IQ 紧缩时，Mu-Law 紧缩就会优于 ORI IQ 紧缩计划。但是，任何附加信号失真都意味着要为剩下体系组件设定更严厉的功用方针。数字前端器材及功率放大器等组件的本钱添加或许会抵消潜在的 IQ 紧缩本钱优势。
Vivado 高层次归纳根据发动距离确认了所需吞吐量——顶层使命准备好承受新输入数据之前的时钟周期数量。一起，通过咱们的验证，导出的 Vivado IP Integrator 内核满意方针 Kintex® UltraScale™ 渠道的时序要求。
咱们将研讨规模限定在少数的装备和输入数据向量。但是，一旦体系模型和对应的 C 言语模型就位，即可在几分钟内自定义、完成与评价备选装备。
规划备选计划
从规划东西视点来说，Vivado HLS 供给一个可行的硬件原型规划途径。高档测验渠道很合适需求在多种规划与验证东西间传输数据流的规划结构。这种测验渠道的首要优势在于能够对硬件体系模型快速履行 C 言语仿真。关于 IQ 紧缩及相似运用而言，仿真运转时触及频频的高档参数或输入数据集改变，使得快速反应成为重要要素。
丈量成果显现，所主张的 ORI 紧缩计划可为 20 MHz E-UTRA 下行链路通道完成低于 0.25% 的信号失真。虽然紧缩功用取决于输入通道特性，ORI 紧缩计划仍可挑选最佳的滤波器规划与量化器参数组合，以供给功用调理规模。
咱们原型规划针对一切 16 个天线载波数据流运用通用的静态规划参数集。实在体系中，信号特功用够是事前知道的，或许是能够丈量并用来调理规划的。或许，可通过从头装备量化表来动态调理紧缩功用，以保持所要求的最低信号保真度。
除紧缩功用外，还要考虑履行紧缩宽和紧缩所需的完成资源和附加时延引起的本钱。重采样滤波器尺度与时延占总编解码器本钱的主体；更大的 EVM 容差应考虑到具有较少滤波器系数的规划。
考虑到产品上市时刻要素，赛灵思创建了根据 ORI 的 IQ 编解码器概念验证。
