事实上，MCU对有些使命来说是很合适的，但对其它一些使命来说或许做的并不好。举例来说，当需求并行履行很多核算使命时，FPGA或许会让你喜不自禁。
假如咱们进一步扩大，咱们能够看到，每个可编程模块都包括有许多数字功用。在这个比如中，咱们能够见到一个三输入的查找表(LUT)、一个复用器和一个触发器，但重要的是咱们要认识到，这些功用的数量和类型对不同系列的FPGA来说是会改动的。
触发器能够被装备(编程)为寄存器或锁存器；复用器能够被装备为挑选一个到逻辑块的输入或LUT的输出；LUT能够被装备为代表任何所要求的逻辑功用。在实践运用中，即便最简略的FPGA都会运用四输入LUT，而一些更大更杂乱的器材甚至会声称运用六、七或八输入的LUT，但为了简略起见，咱们仍是评论三输入版别。
咱们会在今后的文章中评论各品种型的FPGA完成技能。现在咱们只需求知道，FPGA内部的可编程单元能够用反熔丝、闪存单元或SRAM内存单元来完成。先让咱们看一个用反熔丝技能创立的FPGA吧。这是一种一次性可编程(OTP)技能，这意味着一旦你编程了这个FPGA，它将永久坚持这个状况而不再改动。
对根据反熔丝技能的FPGA来说，编程器件相当于经过“硬件连线”将第一组复用器的输入连接到完成目标逻辑功用所需的正确0或1值。咱们运用这个LUT完成了前面那张图隐含的公式y=(a & b)|c。在实践运用中，复用器能够用场效应管的分支“树”来完成，但咱们在这儿真的不必忧虑最底层的完成细节。别的一种十分常见的FPGA完成技能是运用SRAM装备单元。相同，咱们会在今后的文章中评论更多的细节。这儿咱们所要知道的仅是当电路板第一次上电时，根据SRAM的FPGA会加载装备信息(咱们能够把这个进程想像为器材的编程)。
我没有显现0和1被加载进SRAM单元的那种机制，由于我不想让问题变得杂乱。出于这次评论的意图，咱们真的无需忧虑这种“戏法”是怎么产生的。我在这儿唯一要提的事(给你考虑的空间)是—运用一种被称为部分再装备的技能—FPGA的一部分能够建议对另一部分进行再装备(当然反过来也行)。关于具有微控制器和/或软件布景的读者来说，咱们能够将这种技能幻想为相当于自我修正代码的硬件。这意味着这种技能是十分十分强壮的，但也会带来很难阻隔和调试的问题。
FPGA器材还包括有通用的输入/输出(GPIO)引脚和焊盘。经过装备单元，FPGA器材内的互连部分能够被编程为这样：将器材的主输入连接到一个或多个可编程逻辑块的输入。任何逻辑块的输出也能够用来驱动任何其它逻辑块的输入和/或FPGA器材的主输出。别的，GPIO引脚能够被装备为支撑品种广泛的I/O规范，包括电压、终端阻抗、摆率等。
国际上第一块FPGA与本文中评论的架构十分相似。这块FPGA便是赛灵思公司在1985年推出的XC2064(是用2um工艺节点制作的)，它包括有8×8=64的逻辑块阵列，每个逻辑块包括一个四输入LUT和其它一些简略功用。从那今后，FPGA开展势不可挡，正像咱们看到的那样，更为杂乱的FPGA架构
假如某个逻辑功用(比方说计数器)是用FPGA的可编程结构完成的，那么这个功用能够被说成“软功用”。相比之下，假如某个功用是直接用芯片完成的，则被说成“硬功用”。(跟着这些功用变得越来越大越来越杂乱，咱们一般称它们为内核)。软内核的优势在于，你能够让它们做你想让它们做的任何事。硬内核的优势是它们占用较少的硅片面积，具有较高的功用，并且功耗较低。最优的解决方案是混合运用软内核(用可编程结构完成)和硬内核(直接用硅片完成)。
举例来说，该器材或许包括数千个加法器、乘法器和数字信号处理(DSP)功用；数兆位的片上内存，很多的高速串行互连(SERDES)收发器模块，以及很多的其它功用。
这是真实让人振奋的工作，你能够用FPGA中的一般可编程结构做的工作之一是，运用其间的一部分完成一个或多个软处理器内核。当然，你能够完成不同规划的处理器。举例来说，你能够创立一个或多个8位的处理器，加上一个或多个16位或32位的软处理器—一切处理器都在同一器材中。
一种景象是软件开发人员捕获他们的代码，在SoC FPGA的Cortex-A9处理器上运转这些代码，然后经过剖析辨认任何或许严重影响功用并成为瓶颈的功用。这些功用随后或许就转交给硬件规划工程师用可编程结构来完成，它们(这些功用，不是规划工程师)将运用较低的时钟频率供给显着更高的功用，并且功耗更低。
