O 导言
在主动操控的许多使用场合，都需求实时对信号进行采样剖析，然后由DSP来进行运算操控。AD芯片是采样中最常用的芯片，本文首要对 ADI公司的AD7862芯片进行介绍，一起为它规划了驱动接口电路。因为AD7862不能主动作业，需求给它供给相关的驱动信号才干触发它进行转化，本文用FPGA芯片给它做一个接口驱动电路，并具体的介绍了驱动电路程序的规划，规划的电路为AD7862供给了非常好的驱动作用，并在实践运用中能使其安稳的作业。
1 AD7862芯片简介
AD7862是美国ADI公司出品的12 bit高速，低功耗转化器，单电源5伏供电。共有4个模仿输入端，被分为两个通道(A&B)，经过输入端AO来进行挑选。每一个通道有两个输入端(VA1&VA2或许VB1&VB2)。能够承受的模仿信号的输入规模为正负10伏。不过模仿信号的输入端的过
压维护答应输入电压到达正负17伏。原理框图如图1所示。
AD7862芯片具有以下特色：
(1)对每一个通道而言，从发动转化到转化完结需求3.6μs的时刻。
(2)芯片由5 V单电源供电，功耗低，作业时典型值为60 mW。具有主动休眠形式，当一次转化完结后主动进入休眠形式，节约电能。当下一个转化周期来暂时在主动复苏。
(3)供给一个高速并行接口，和微处理器、微操控器以及数字信号处理器的衔接变得简单。
(4)AD7862系列共有三个版别别离针对三种不同的输入规模。其间AD7862-10针对规范工业级输入规模正负1O伏;AD7862-3首要针对一般信号输入规模正负2.5 V。AD7862-2被用于单极O到2.5 V的输入规模。对AD7862-10和AD7862-3来说，转化输出的12位为二进制补码，关于AD7862-2来说，输出的为12位的原码。
2 接口电路程序规划
在本规划顶用的是AD7862-10，选用高速转化形式，典型转化时序如图2所示。
图2中队应的时刻参数的要求如下表1所示。
从图2的时序图能够看出AD7862经过输入脉冲信号CONVST发动转化。在CONVST信号的下降沿，片上的两个track/hold都一起的被设置为hold状况，两个通道开端进行转化。转化时钟由内置的晶振供给。BUSY信号指示转化完毕，一起两个通道的转化成果能够被读出。由AO的值来决议第一次读取的值是VA1或许VB1，第2次读取的是VA2或许VB2。当CS信号和RD信号为低时，数据被从12位的并行数据线上读取。在高速转化形式下，AD7862的转化时刻为3.6 us，track/hold搜集时刻为0.3 us。为了确保最佳转化作用，在转化期间和下一次转化开端前300 ns不能进行读取操作。
上述的时序图对应为先读取VA1和VA2，然后在读取VB1和VB2，对应的信号AO首要被设为低电平，然后被拉为高电平。在规划驱动电路的进程中，一定要确保规划的时序满意上述时序参数的要求，否则就有可能发生采样禁绝，犯错。
结合AD7862的转化速度，FPGA挑选1O MHz的处理时钟。关于整个转化进程的操控用一个状况机来完结，状况机分为12个状况 (idie，convert1，busy1，reada1，wait1，reada2，swapchna1，convert2，busy2，readb1，wait2，readb2)，其间idle状况为闲暇等候转化状况;convertl指示第一次转化发动状况;busyl指示第一次转化状况;resdal状况下读取 VA1;waitl状况为读取VA1和VA2之间的等候状况;reada2状况下读取VA2;swapchnal状况指示交换到另一个通道进行转化;convert2指示第2次转化发动状况;剩余状况和前面的相似，只不过是针对VB1和VB2而言。规划代码如下(只描绘VA1和VA2的部分，剩余的相似)：
3 规划电路的仿真验证
终究规划用QuartusⅡ软件编译归纳后在板上测验，FPGA接口电路承遭到的转化数据传给DSP芯片，然后将DSP遭到的数据用实时监控软件显现。图3是给AD输入端加50 Hz的正弦波信号(一起对其间三个输入端加信号)，监控软件显现的波形。
从图3波形图能够看出，接口驱动电路成功的操控了AD7862芯片的采样进程，然后验证了驱动电路规划的正确性。
