导言
CCD一般分为3个等级；商业级、工程级和科学级。3个等级的要求一级比一级高。衡量CCD的功用首要从以下几个方面：量子功率和呼应度、噪声等效功率和探测度，即动态规模和电荷搬运功率等。科学级CCD以其高光子转化功率、宽频谱呼应、杰出线性度和宽动态规模广泛用于地理观测，已成为望远镜测必不可少的后端设备。国内各地理台望远镜终端都是从外围引起的成套设备，运用和保护很不便利，而且价格昂贵，因而国内迫切需求开展自己的CCD技能。紫金山地理台红外实验室对这一课题进行了深入研讨，广泛调研，仔细选取，从芯片开端一直到体系的软硬件规划，搭建了自己的CDD相机体系。
1 、体系规划
CCD芯片决议相机体系的功用，为此咱们广泛调研，最终选定柯达公司的KAF-0401LE芯片。它动态规模大（70dB），电荷搬运功率高（0.999 99），波长呼应规模宽（0.4μm～1.0μm），低暗电流（在25℃条件下，7pA/cm2），量子功率为35%，而且具有抗饱满性，可以满意科学观测的要求，既可用于光谱分析，又可用于成像观测。
体系规划的重点是处理CCD芯片的驱动和体系噪声的问题。咱们的规划如下：选用柯达公司的KAF-0401LE芯片作为探测器，Ateml公司的带闪存Flash的89C51作下位机操控器，杂乱可编程逻辑作（CPLD）作时序产生和地址译码，选用相关双采样技能下降噪声，自带采样坚持的12位A/D转化顺AD1674进行模数转化，扩展8片128Kbit（628128）的RAM作1为帧图画暂存空间，经过RS232与核算机串口通讯，承受核算机的操控。整个体系由图1所示几个功用部件组成。
1.1 时序信号产生电路
KAF-0401LE芯片的时序要求：积分期间φV1、φV2坚持低电平；行搬运期间φH1坚持高电平，φH2坚持低电平。每行开端φV1的第2个脉冲下降沿后，要有1个行搬运树立时刻tφHs，读完行后需推迟1个像素时刻te才开端下一行φV1脉冲；相同，φV1第2分脉冲下降沿后，开端下一行搬运，如此直到读完1帧。
杂乱可编程逻辑器材（CPLD）以其高度集成、灵敏、便利的特色，在电路规划中运用越来越广泛。Altera公司的杂乱可编程逻辑器材EPM712SLC84-15具有2500个可用逻辑门，128个宏单元，8个逻辑块，最大时钟可达147.1MHz，带有68个可供用户运用的I/O引脚，PLCC封装，可经过JTAG接口完结在线编程。咱们选用EMP7128SLC84-15，经过硬件描绘言语（VHDL）在集成开发环境MAX PLUS II下完结逻辑规划；编译后，经过JTAG接口下载到电路板上的EPM7128SLC84-15中，完结了KAF-0401LE芯片的时序要求。
MAX PLUS II虽然有很丰厚的元件库，但并不是针对某一使用而开发的，具有通用性，调用它固有的元件库或许形成资源的糟蹋，没有必要。因而咱们依照需求，编制了自己的元件库，然后在程序中作为元件调用。在本体系中，仅用1片EPM7128LC84-15就完结了CCD的时序要求、暂存RAM和接口扩展芯片8255的片选和地址译码，既简化耻电路的硬件规划，提高了体系可靠性，又下降了本钱。沟通时序条件要求如表1所列。
表1
1.2 双采纳、模仿扩大电路及A/D改换电路
咱们选用可以满意高频要求的扩大器LF356N规划双采样和模仿扩大电路。依据CCD的动态规模选用自带采样坚持的12位A/D改换器AD1674作模数转化。
双采样原理如图2所示。RSL是CCD复位电平，光信号相当于SGL与RSL的差值，理论上只需别离在RSL和SGL处各采样一次，然后相减便得到信号的值。但是，实际上RSL和SGL并不是抱负的水平线，而是存在着低频崎岖噪声。为了下降噪声的影响，一般的做法是，别离在RSL和SGL处屡次采样求均匀，这样对硬件和数据处理软件的要求都很高。咱们这儿选用了积分型相关双采样技能，如图3所示，CCD信号别离经过同相和反相扩大器连到模仿开关输入端。模仿开关S1翻开时，RSL经过电容积分;s2翻开时，SGL信号经电容积分；s3翻开输入端接地，信号坚持不变；s4为复位开关。积分扩大器的输入、输出联系如下：
图2中的积分输出是相关双采样的输出波形图。采样坚持后经过A/D进行模数转化，经8255口存在板上的RAM中。
1.3 电压偏置电路
CCD驱动信号的直流偏置电压各不相同，CPLD产生的TTL信号有必要经过电压改换才干加到CCD的输入端。咱们首要用LM317和LM337产生所需求的偏置电压，然后经过时钟驱动芯片DS0026转化得到时序和偏置都契合CCD要求的信号，电路如图4所示。
LM317用于输出正相偏置电压，LM337用于输出负相偏置电压，经过调理可变电阻R2阻值可得到咱们所需的偏置电压，核算公式如下：
其间，Iadj《100μA，Vref=1.25V，图4（a）中R1取240Ω，图4（b）中R1取120Ω。
2、 软件编程
软件是办理硬件的东西，硬件是完结软件功用的根底。本体系的软件工作任务较重，从可编程逻辑器材的硬件描绘言语编程、电路板上单片机的汇编程言语编程，到核算机上操控体系的Visual C++编程。
2.1 时序信号的VHDL言语编程
咱们用VHDL编制CCD时钟驱动信号、图画暂存RAM和接口扩展芯片8255的地址译码和片选信号，在集成开发环境MAXPLUS II中编译，经过JTAG口下载到EPM7128SLC84-15中。下面给出完结CCD体系时序部分VHDL言语规划和时序仿真成果。VHDL言语编程基本上分为2个部分：实体阐明和结构体界说。实体阐明部分界说端口，结构体中完结逻辑规划。程序如下：
LIBRARY ieee； –包含的库
USE ieee.std_logic_1164.all；
USE ieee.std_LOGIC_ARITH.ALL;
USE ieee.std_logic_unsigned.all;
ENTITY kodak7128 IS –实体阐明部分
PORT –端口
（ clk:IN std_logic; 时钟输入
start:IN STD_LOGIC; –发动收集数据输入
rc:OUT STD_LOGIC; –发动A/D改换输出
s1，s2，s3，s4:OUT STD_LOGIC； –相关双采样形式时钟输出
v1:OUT STD_LOGIC; –CCD行搬运时钟输出
v2:OUT STD_LOGIC;
r ：OUT STD_LOGIC;–CCD复位一直输出
h1：OUT STD_LOGIC；–CCD像素转化时钟信号输出
h2： OUT STD_LOGIC；
a，b，c：IN STD_LOGIC； –扩展RAM译码输入
a2，a3，a4，a5，a6，a7：IN STD_LOGIC； –口扩展芯片8255地址译码片选输入
a8，a9，a10，a11，a12，a13，a14，a15 ： IN STD_LOGIC；
ram5，ram6，ram7:OUT STD_LOGIC; –扩展RAM及8255片选译码输出
ram8，ram9，ram10，ram11，ram12，cs8255:out std_logic）;
ARCHITECTURE mboard OF kodak7128try IS-结构体完结部分
–PROCESS界说逻辑
END mboard；
时序仿真成果如图5所示。
2.2 下位机的汇编言语编程
89C51作为电路板上的魂灵，担任接纳核算机传来的指令，办理CCD数据的收集、接纳、传送。与核算机的通讯经过串行口中止完结，数据的收集经过外中止完结。
事前需求界说好核算机与单 牒同的通讯协议，在初始化程序中设置通讯波特率、仓库初始化以及寄存器初值，然后进入循环，等候中止的产生，调用中止子程序，完结预订功用。
当核算机有指令到来时，进入串行中止子程序，在中止中依据预先定好的协议，判别核算机发来的不同指令，调用不同处理子程序。其间的指令有：收集、中止收集、取数、中止取数。
2.3 CCD相机操控体系
Visual C++编程 Windows以其操作简略、友爱的图形界面成为最盛行的操作体系。Visual C++是现在公认最强壮的Windows程序规划东西。咱们用它开发了相机操控体系。 首要界说人机接口的操作界面。在程序中首要分为数据的获取、存储与处理几个方面，在数据的获取方面咱们专门界说一个串口通讯类，开一个线程用于监听串口事情的产生，用于向下位单片机发送指令和接纳数据。
3、 测验成果
咱们完结了从芯片到相机体系的软硬件研发，开始测验，作用杰出，关于开展咱们自己的CCD技能做出有意义的探究和研讨。图6是相机CCD量子功率测验成果。
责任编辑：gt
