一种新式共模反应结构

作者　 胡国林 电子科技大学(四川 成都 610054)

胡国林(1991-)，男，硕士，工程师，研讨方向：集成电路。

摘要：提出并规划了一种应用于CMOS全差分运放结构中的共模反应电路。同传统结构的共模反应结构比较，该结构能够使输出共模电平具有零推迟树立的特性，一同，不影响全差分运算扩大器的输出摆幅，而且相较于传统结构，削减了开关数量，下降了开关电荷注入、时钟馈通，消除了初始电荷的影响。此新式共模反应结构既有接连时刻共模反应速度较快、精度较高的长处，又有开关电容共模反应输出摆幅大线性度好的长处。根据 Cadence spectre 对电路进行了仿真验证，成果表明，该结构的共模反应具有快速的树立时刻以及较大的输出摆幅。

0 导言

　　差分扩大器是最重要的电路创造之一，它能够追溯到真空管年代。因为差分扩大具有许多有用的特性，所以它已经成为今世高功能模仿电路和混合信号电路的首要挑选。而带有共模反应结构的全差分运算扩大器是遍及运用的根本电路单元，广泛应用于各种模仿器材中，如A/D，D/A等^[1-2]。

　　具有高输出摆幅、快速安稳和高精度的全差分运算扩大器对模仿电路的规划尤为重要，而共模反应结构直接影响到全差分运算扩大器的各项功能，已有许多文章对某些功能提出了改善的结构^[3-5]。共模反应结构能够分为接连时刻共模反应结构和开关电容共模反应结构。接连时刻共模反应结构首要应用于接连时刻电路中，但是在接连时刻共模反应结构中假如经过电阻检测输出共模电压会显着下降电路的差动电压增益，经过MOSFETs作为检测器材会约束全差分运放的输出线性规模。开关电容共模反应结构在这几方面具有优势^[6]，但传统开关共模反应结构的共模电压树立时刻较慢，共模安稳电压动摇较大，且因运用较多MOS开关而经过时钟馈通和电荷注入引进噪声，约束了全差分运算扩大器的速度和精度。

1 传统共模反应结构剖析

　　1.1 传统开关电容共模反应结构

　　由式(3)可知，开关电容共模反应首要检测输出共模电压，再与抱负共模电压比较，最终叠加一个直流偏置电压来调理共模反应电流源偏置电压Vcmfb，这需求一个比较长的树立时刻，而且开关数量较多，电荷注入和时钟馈通的影响较大。

　　1.2 传统接连时刻共模反应结构

　　传统的接连时刻共模反应有多种结构，其间一种低功耗结构如图2所示。这儿，M₁~M₄都是匹配的，源耦合对M₁-M₂和M₃-M₄一同检测共模输出电压并发生一个与输出共模和V_cm的差成份额的输出电压V_bias。

　　此结构能正常作业的条件是M₁~M₄总作业在扩大区且电压V_op-V_cm和V_on-V_cm能看成是小信号输入。即便这些电压变大，共模反应环路只需M₁~M₄仍存在就会持续作业。若在输出规模的某一部分，运算扩大器输出变得足够大能使M₁~M₄中的一个截止，则在那段输出部分共模反应环路将不会正常作业。M₁~M₄在整个输出规模内仍存在的要求约束了运算扩大器的输出规模。

2 改善的共模反应结构

　　为了战胜上述接连时刻共模反应电路输出摆幅受限和开关电容共模反应电路共模电压树立缓慢、开关噪声注入较大的缺陷，提出了一种新式开关电容共模反应结构，该结构原理图如图3所示。

　　其间①部分称为输出电压缩放模块，②部分称为共模电平检测扩大模块，②中的三端运放结构为图2中的共模反应结构。V_cmfb是图2中的V_bias电压，反应到差分运算扩大器调理输出共模电平，S1和S2由同一时钟操控。

　　其作业原理如下：

　　在第一个时刻，开关S1和S2闭合，则电容C1被短路，此刻要求全差分运算扩大器的输入短路，以使输出差分电平为零，共模电平检测扩大模块直接检测全差分运算扩大器的输出电平，并反应电压V_cmfb安稳输出共模电压至V_cm。

　　下一个时刻，开关S1和S2都断开，此刻进入扩大形式，全差分运放输出的电压改变经过电容C1和C2按必定份额缩放后，由共模电平检测扩大模块(202)检测，并反应电压V_cmfb至全差分运算扩大器的电流源偏置点，安稳输出共模电压。

　　此新式开关电容共模反应结构和传统的开关电容共模反应结构比较，不需求运用非交叠时钟，开关数量削减，引进更低噪声，且在每一个周期共模电压都能够彻底树立，树立时刻不受约束。与传统的接连时刻共模反应结构比较，输出摆幅添加，也不会添加阻性负载。

3 仿真成果

　　选用HLMC 40 nm CMOS 工艺规划了一款全差分运放并运用本规划提出的新式共模反应结构，根据Cadence Spectre模仿器上对其进行仿真，仿真成果如图4(b)和图5(b)所示。一同给出了图1和图2中共模反应的输出曲线图(图4(a)和图5(a))以作比照。

　　图4(a)为传统开关电容共模反应瞬态仿真图，图4(b)为本规划的共模反应结构瞬态仿真图，能够显着看出本规划的共模反应结构的共模电压树立时刻大大缩短，能够保证差分运放的快速正常作业。图5(a)为图2所示的传统接连时刻共模反应结构的直流仿真图，图5(b)为本规划的共模反应结构的直流仿真图，仿真办法为在输入参加差分电压，得到输出电压值，从比照中可见，本规划共模反应结构不会约束差分运算扩大器的输出摆幅，能够在全输出规模内安稳输出共模电平。

4 定论

　　本文剖析了传统共模反应电路的原理及其存在的问题，提出了一种新的共模反应电路，该电路战胜了传统开关电容反应结构对共模电平树立时刻的要求，一同对差分运放的输出摆幅没有影响。选用HLMC 40 nm CMOS 工艺规划了一款全差分运算扩大器进行仿真验证，成果表明该结构具有快速的安稳时刻以及宽输出摆幅，可广泛应用于全差分运算扩大器。

　　参考文献：　[1]Mu feiyan, Wang Can, Lin Jie. A High- speed BiCMOS fully differential operational amplifier with improved slew rate and phase margin[C/OL].International Conference on Computer Science and Electronics Engineering(%&&&&&%CSEE), 2012, March 23-25.

　　[2]Damiano C, Francesco C, Gianfranco A et al. A 94 dB 1.6 GHz SiGe fully differential operational amplifier using a novel classed AB output stage[C/OL].53rd IEEE International Midwest Symposium on Circuits and Systems (MWSCAS), Seattle, WA, Aug 1-4,2010.

　　[3]雷鑑铭,胡北稳.选用新式低成本共模反应电路的全差分运放规划[J].浙江大学学报, 2013.

　　[4]宁宁,朱马.一种开关电容共模反应结构.我国, 201210271855.9[P]. 2012-10-24.

　　[5]何杰,吴龙胜.一种新式开关电容共模反应电路[J].电子技术, 2014.

　　[6]冯伟,戴宇杰.开关%&&&&&%共模反应电路建模与完成[J],南开大学学报, 2016.

　　本文来源于《电子产品世界》2018年第8期第58页，欢迎您写论文时引证，并注明出处。