“虚拟”逻辑剖析仪SignalTap II
Quartus II中集成的SignalTap II在一些高端运用中，尤其是逻辑资源（主要是余量）足够的运用中是十分不错的调试手法。而关于一些逻辑资源或许存储资源余量不多的运用中，这种调试方规律显得毫无意义。话说“鱼和熊掌不行兼得”，在Quartus II中所可以支撑的在线调试手法中，例如In-system Sources and Probes、Logic Analyzer和SignalTap II，甚至Virtual JTAG，唯有SignalTap II的功能是最好的，关于高速运用的调试是最有协助的。但与此对应的是，运用SignalTap II需求FPGA器材自身支付比较高的资源耗费。
尽管如此，SignalTap II仍是很受高端FPGA运用集体的亲睐。尽管特权同学项目运用中运用的多是中低端的器材，但最近的项目上收集的一组操控信号受限与单机示波器的带宽和存储深度，很难精确的摸透信号的脾性。因而只能借助于某个现成的FPGA模块，在Quartus II中建立一个SignalTap II可拜访工程，并将待收集的信号连接到收集模块的可用IO管脚上，在这个简略的“逻辑剖析仪”中，一定要连接上收集和被收集模块的地线。
关于SignalTap II的运用方法，不是本文议论的焦点，主张我们去消化《Quartus II Handbook.pdf》的Chapter 15: Design Debugging Using the SignalTap II Embedded Logic Analyzer。
一般示波器都有一个采样频率，说白了便是示波器依据这个采样时钟每隔固定时刻去读取当时接口信号的电平。这个采样频率越高，那么相对而言就可以更精确的复原信号的实在波形。那么关于SignalTap II这个“虚拟”逻辑剖析仪而言，它的采样时钟是谁？怎么设置呢？很简略，如图1所示，设置好这个Clock就可以了。这个Clock可所以FPGA外部输入时钟，也可所以通过PLL分频或倍频后的时钟。有了PLL的协助，这个采样频率就可以被设置的“挥洒自如”了。
图1
关于存储深度，图1的Data选项中也可以进行设置。触发条件、触发形式等等设置SignalTap II中都有很灵敏的支撑。用户可以依据自己的需求灵敏的调整。详细的运用方法都可以在软件的handbook中找到。图2和图3是特权同学的一个“虚拟”逻辑剖析仪运用和收集信号的剖析，发现这个“虚拟”逻辑剖析仪仍是蛮有用的，至少可以在没有先进调试设备和更好调试手法的情况下协助信号的剖析。
图2
图3
FPGA器材在嵌入式开发中真的是十分有用，哪怕你不用它去做项目做产品，只需把握了它的规划精华，或许它一不小心就可以成为你的开发规划过程中的一个“小帮手”，大大加快产品问题定位和开发进度。
