摘要：跟着图画处理技能及传感器技能的不断开展，高清数字图画替代模仿图画成为一种趋势。规划了一种依据HD-SDI技能的高清图画处理体系，可通过FPGA+DSP架构对1080P全高清图画进行收集和字符叠加，并实时进行方针提取和误差量计算。叠加视频可通过DVI数字接口或模仿接口实时显现。运用图画高分辨率特性，体系可完结运动方针准确盯梢。
导言
跟着数字视频的迅速开展，高清数字图画替代模仿图画成为必然趋势。光电体系选用全高清图画技能，不只能大大进步显现作用，并且能明显进步体系的盯梢精度。因而，高清图画处理体系的开发成为光电体系技能开展有必要打破的关键技能之一。SDI(Serial Digital Inter face)即串行数字接口，其规范由移动图画和电视工程师协会(SMPTE)拟定，在当今的播送和视频产品范畴得到了广泛的运用。规范规则怎么通过同轴电缆在设备间传送未经紧缩的串行数字视频数据。
在非编后期制作、播送电台等范畴，依据HD-SDI(High Definition-Serial Digital Interface)高清电视运用较为广泛，在1.485Gb/ s、1.001 Gb/s的信号速率条件下传输的接口规范都契合规范SMPTE-292M。该接口摄像机既能确保光电体系高清显现的要求，又能满意方针实时盯梢的要求。
本文规划了一种依据HD-SDI的高清图画处理体系，可满意光电体系完结图画高清显现和方针盯梢的要求，具有较好的渠道兼容性的要求。
1 体系组成
HD-SDI摄像机将高清视频通过75 Ω同轴电缆实时传送到高清图画处理体系。体系对图画进行处理后，将视频信号送到数字显现终端进行显现。
因为全高清数字图画处理体系触及很多数据的运算及逻辑操控，体系的操控体系选用FPGA+DSP的结构办法。FPGA进行图画收集、存储、输出显现和整个体系的逻辑操控;DSP作为数字信号处理中心，则首要用来运转图画盯梢算法及完结各种外设的初始化。体系的硬件组成包含数据接纳单元—HD-SDI数字视频输入;数据发送单元—HD-SDI、DVI、AV视频输出;图画存储单元—4个72 Mb SRAM;通讯单元—RS422接口。体系组成框图如图1所示。
DSP选用TI公司的TMS320C26414，FPGA选用ALTERA公司的EP3C120F780，二者通过32位数据总线进行视频数据和其他参数传输。数据输入接口选用HD-SDI高清视频接口芯片对高清摄像机的视频信号进行解码，FPGA接纳解码视频信号后进行图画存储和频率转化，并将图画数据传给DSP进行窗口检测、自习惯图画切割、相关匹配等运算，获取方针方位相对光轴中心的误差量。一起，FPGA通过片内双口RAM与DSP进行数据通讯，完结如字符显现与消隐等功用，以便利人机界面操作。上位机通过RS422接口与FPGA进行数据通讯，将测角数据、操控参数、设备状况等信息传递给图画处理体系，图画处理体系则将测偏量信息传递给上位机进行方针盯梢。
图画处理是光电体系的重要组成部分，在规划中需坚持图画处理体系的通用性和开放性。选用了模块化规划思维，并选用通用通讯接口替代总线与上位机通讯，可确保硬件适用于不同的体系渠道。各模块别离完结以下功用：
①FPGA完结图画收集、图画显现接口操控、外部存储器的读写逻辑操控及与上位机的通讯。
②DSP与FPGA之间通过双口RAM完结通讯，并通过FPGA读写SRAM完结方针提取和字符叠加功用。DSP完结包含方针检测、模板匹配、电子稳像等多种图画算法。
③SRAM是外扩的图画存储器，FPGA通过ping-pong办法将收集到的高清数字图画存储在SRAM中并输出给DSP和显现接口。
④数据接纳单元由高速SDI接口完结高清摄像机输入视频解码。
⑤数据发送单元完结DVI、AV与SDI输出视频的编码功用。
2 数据接纳单元
数据接纳单元由SDI解码器组成。体系选用Gennum公司出产的GS2971对HD-SDI摄像机传输的视频信号进行解码，之后将高清视频信号的像素时钟、行、场及视频数据传给FPGA。数据接纳单元衔接框图如图2所示。
GS2971是一款自带线缆均衡功用的单端口输入解码芯片。支撑3Gb/s、HD、SD SDI串行数据传输速度，最高支撑4：2：2 10位色深体现，分辨率可达1080P。内置HD-SDI解串器简化了外部FPGA的逻辑解串功用。GS2971的初始化选用I/O电平操控与SPI接口相结合的办法，可被装备为20位数据输出和10位数据输出。当装备为20位数据输出时，亮度信息和色度信息别离占10位数据线，时钟为74.25 MHz;装备为10位数据输出时，亮度和色度信息组成输出，时钟为148.5 MHz。本体系中，将GS2971装备为20位数据输出形式，GS2971支撑一路SDI信号环路输出，可供体系实时检测SDI信号输入是否正常。
3 数据发送单元
体系规划的数据发送单元由一个DVI编码器和一个PAL编码器组成。其间，DVI编码器将数字信号转化为差分信号，传递给DVI接口高清显现器。DVI接口需完结1080P高清显现，是体系数据发送单元的关键环节。
针对图画输出接口的不同要求，挑选NXP公司的SAF7129完结图画的PAL制式输出;挑选TI公司的TFP410完结DVI图画输出。其间，DVI显现为数字信号输出，与传统的VGA模仿信号比较，选用DVI数字信号不会引起像素颤动和相邻像素间的搅扰，显现器不会形成几许失真，大大进步了画面质量，显现画面细、明晰，因而规划时将DVI接口作为体系的主显现通道。PAL制式为模仿信号输出，可以兼容光电体系在特别情况下的显现需求。数据发送单元DVI显现衔接如图3所示。
TFP410支撑从VGA到UXGA(25～165 MHz)格局的像素速率，具有12位双方和24位单边两种输入形式，可以通过I2C总线进行芯片作业形式装备。TFP410首要通过DE引脚的凹凸电子来决议发送信号类型。当DE为高电平时，发送像素编码数据;当DE为低电平时，发送同步信号以及操控信号。
本规划通过I2C总线来装备编码器，编码器选用24位单边输入形式，单边输入时钟，下降沿触发。选用I2C总线可以方便地在线调整参数装备，对编码器高速输入信号的时钟沿进行调整，有用削减图画噪声和串扰。
4 图画存储单元
图画处理体系输入一帧1080P高清图画的巨细为：
1 920×1 080×16=33 177 600位=30 Mb
挑选了CYPRESS公司CY7C1482V33类型的SRAM作为体系图画存储单元，CY7C1482V33存储空间巨细为72 Mb，可装备为2M×36位，4M×18位，1M×72位，能一起存下2幅图画。CY7C1482V33支撑最高达250 MHz的读写速度，作业电压为3.3 V。
5 FPGA处理单元
FPGA首要完结图画收集、存储、输出显现办理，与DSP之间进行数据交互以及视频的像素级处理，是图画处理体系的中心办理单元，与图画有关的功用结构模块大部分都在FPGA中完结。FPGA功用框图如图4所示。
当数据发送单元传递1920×1080像素图画格局的数据给FPGA后，依据每帧图画20位YCbCr 4：2：2作业形式的要求将亮度和色度信息分隔提取。SRAM是单端口存储器，在同一时间只能完结读操作或写操作，因而在输入数据进行滤波后，选用了2M×36位的3片SRAM作为一组片外存储器进行Ping-Pong操作。用输入SDI图画的场同步信号生成一个计数器，每一场对SRAM的读写切换一次。当需求运用一场图画信息时，可及时从一个存储器中读取。与此一起，接连的图画数据被存至另一个存储器中，第3片SRAM则处于DSP读写状况。3片SRAM通过切换，完结一帧图画的保存、处理和输出。
6 软件规划
体系的软件首要包含FPGA和DSP两部分。FPGA担任收集和输出电视图画数据，运用FPGA内部的存储资源，进行字符、十字丝、波门等信息叠加，不只进步了数据处理速率，并且降低了DSP处理数据时发生帧间延时的可能性。DSP担任通过SPI装备和检测HD-SDI解码器，完结视频形式挑选，并依据检测成果确认各个芯片当时的作业状况，此外通过拜访图画存储器进行Mean-shift、非对称多向梯度、质心、相关、电子稳像和航迹猜测等算法运算。
上电之后，对DSP进行初始化，首要包含片外存储器、SPI、GPIO、外部中止的装备。初始化完结之后，通过SPI向GS2971发送开端解码的指令，向GS2971恳求状况信息，等候GS2971进入到解码状况，更新FPGA的收集数据。
DSP从图画存储器得到图画数据后，依据布景的杂乱程度和上位机指令履行图画质心、相关盯梢与航迹猜测算法。通过DSP图画处理后，判别出确定的运动方针，并计算出所盯梢方针的角坐标值和盯梢角误差值，传递给上位机进行实时操控。一起把盯梢方针的方位信息叠加到SRAM内相应的视频帧，经DVI通道将电视数据送到高清显现器上显现。
结语
HD-SDI既满意了传输高清图画的要求，又能最大极限确保传输进程的实时性，可以习惯当今图画盯梢技能的开展。本文规划开发了依据HD-SDI的高清图画处理体系，与传统模仿图画比较大幅度进步了图画细节质量和盯梢稳定性，为光电体系供给了新的解决方案。可在光电体系的新开展中得到广泛运用，具有杰出的运用远景。
