跟着通讯技能的迅猛发展，电信号越来越杂乱化和瞬态化，开发人员对丈量范畴必不可少的东西——数字示波器的功能提出了越来越高的要求。最大极限进步实时采样率和波形捕获才能成为了国内外很多数字示波器出产厂商研讨的要点，实时采样率和波形捕获率的进步又必定带来很多高速波形数据的传输、保存和处理的问题。因此，作为数字示波器数据处理和体系操控的中枢，微处理器功能至关重要。本文选用TI公司的双核 DSP OMAP-L138作为本规划的微处理器，并完结了一种数字示波器微处理器硬件规划。
数字示波器的根本架构
现在数字示波器多选用DSP、内嵌微处理器型FPGA或微处理器+FPGA架构。尽管内嵌微处理器型FPGA灵活性强，可以充沛进行规划开发和验证，便于体系升级且FPGA外围电路简略。可是该类型FPGA归于高端FPGA，价高且供货渠道可贵，不适合低成本的数字示波器运用。若独自运用 DSP，尽管其数据处理才能强壮，运转速度较高，但DSP的操控才能不杰出，且数字示波器的采样率越来越高，DSP内部不能做数据流降速和缓存，当规划选用高实时采样率的 ADC，就得选用频率更高且内部存储资源更丰厚的DSP，而此类DSP一般都价格昂贵，相同不适合低成本的数字示波器运用。因此，微处理器+FPGA架构的计划是本规划首选。微处理器+FPGA架构的数字示波器的体系结构图如图1所示：
图1 微处理器+FPGA架构的数字示波器体系结构图
被测信号经模仿通道运放调度后送到ADC器材;ADC转换器将输入端的信号转换成相应的数字信号并经过FPGA缓存和预处理;微处理器对采样得到的数字信号进行相关处理与运算;最终将波形送到屏幕上显现，完结一次收集进程。一起收集进程中触发电路不断监测输入信号，看是否呈现触发状况，触发条件决议了波形的开始方位，触发体系可以确保被测波形可以安稳的显现到屏幕上。
微处理器选型
本规划实时采样率高达2Gsps，需求微处理器实时处理的波形数据量很大。一起微处理器要完结模仿通道操控、高速ADC采样操控、波形数据存储操控、LCD显现操控等。因此兼具强壮的数据处理才能和优异操控才能的微处理器成为本规划首选。
依据这些要求，本规划挑选了TI公司的OMAP- L138 DSP。此芯片是TI公司2009年推出的一款高功能处理器芯片。该芯片特色如下：
1、选用C6748 DSP内核与ARM9内核的双核结构，可完结高达300 MHz的单位内核频率。运用片上ARM9，开发人员可充沛运用DSP内核支撑高强度的实时处理核算，一起让ARM担任非实时使命。
2、丰厚的内部存储器资源。其间ARM核内部有16KB的L1程序Cache和16KB的数据Cache;DSP核选用二级缓存结构，包含 32KB 的L1程序Cache、32KB 的数据Cache和256KB 的L2一致映射SRAM，该二级高速缓存结构可认为一切载入、存储以及处理恳求供给服务，可认为CPU供给高效、高速的数据同享;此外在ARM核与DSP 核之间还有高达128KB的片上RAM，可被ARM核、DSP核以及片外存储器拜访。
3、丰厚的外设资源。首要包含1个EMIFA口，可接16bit SDRAM或许NOR/NAND Flash;1个EMIFB口，可接16bit的DDR2(最高频率150MHz)或16bit mDDR (最高频率133MHz);3个UART接口;2个SPI接口;2个I2C接口;1个EMAC操控器;1个USB2.0接口和1个USB1.1接口;1个 LCD操控器;1个SATA操控器;1个uPP接口;1个VPIF接口;4个64位通用定时器。丰厚的外设资源不只可认为示波器供给与PC机、便携式 USB接口设备通讯的接口，并且极大削减DSP外围电路的规划规划，
4、低功耗。选用1.2V内核电压，1.8V或3.3V I/O接口电压，在深度睡觉形式下功耗仅有6mW，正常作业形式下功耗约为420mW。
此外OMAP-L138为浮、定点兼容DSP，运用硬件来完结浮点运算，可以在单周期内完结，这一优点在完结高精度杂乱算法时尤为杰出，为杂乱算法的实时处理供给了确保。OMAP-L138还可与C6748 DSP完结引脚对引脚兼容，从而使客户可选用不同的处理器一起开发多种不同特性的产品。
数字示波器体系硬件结构规划
本规划ADC选用Atmel公司的AT84AD001，该芯片有两个通道，每个通道采样率高达1Gsps，拼合可完结2Gsps的实时采样率;FPGA选用 Xilinx公司Spartan-3A系列的XC3S400A芯片，该芯片内有8064个逻辑单元，360Kbit块RAM，56Kbit分布式 RAM，4个数字时钟办理模块(DCM)，311个I/O口。300KB容量的SRAM芯片外挂在FPGA上作深存储用，因为SRAM存储器容量比 FPGA内部缓存FIFO大得多，可以存储更多的波形数据，因此能观察到更多的波形细节。选用64Mbit容量的SPI Flash存储示波器掉电需求保存的数据，例如程序代码、Boot loader程序、中英文字库、开机画面等。
依据OMAP-L138的示波器硬件体系结构图如图2所示：
图2 数字示波器体系结构图
本规划中，被测信号进入模仿通道调度后送入ADC，ADC对模仿信号采样、量化后，进入FPGA数据流降速和数据同步处理，然后依据存储深度要求挑选存入 FPGA内部FIFO或许存入片外SRAM，待FPGA内部FIFO或许片外SRAM满标志有用后，DSP读取采样数据存入DDR2 SDRAM，并完结一系列杂乱的处理和运算，如FFT、插值和滤波等，再存入在DDR2内拓宽的显现存储区，待需求显现时再由DSP读取显存中的数据经过内部集成的LCD操控器选用DMA方法将数据送到LCD显现，完结一次收集进程。
OMAP-L138与DDR2的接口电路规划
OMAP- L138内部集成的DDR2/Mobile DDR操控器可外接作业频率150MHz的DDR2 SDRAM或许作业频率133MHz的Mobile DDR。本规划选用DDR2 SDRAM作为体系后级波形数据缓存器。较之SDRAM，DDR2 SDRAM不只读写速度可大幅进步，存储容量更是得到极大扩展，示波器因此可以存储更多波形数据并观察到更多的波形细节，进步示波器对杂乱信号和瞬态信号的捕获概率。本规划的DDR2 SDRAM选用镁光公司的DDR2 800内存颗粒，型号为MT47H64M16，容量为1Gbit，中心作业电压为1.8V，中心作业频率为400MHz，因为OMAP-L138内部的 DDR2操控器最高作业频率为150MHz，所以此体系中DDR2需求降频运用。OMAP-L138与DDR2的接口衔接示意图如图3所示：
