导言
跟着数字通信在网络中运用越来越频频，视频的安全保密也显得越来越重要。在数字通信范畴，许多在存储和传输中安全牢靠的视频产品得到广泛使用，例如：付费电视、秘要视频会议和医学图画体系等。从1970年开端就有许多优异的暗码技能现已确认并得到广泛的使用，如DES、IDEA和RSA等，一起也有许多暗码技能因为加密速度不是很快，不能直接使用于视频加密中。因而，为了维护传输中的实时视频内容，研讨一些专门的实时视频图画加密算法显得十分重要。针对上述问题，本文提出一种依据DSP+FPGA技能来完结实时视频图画加密。
1多混沌图画加密
多混沌图画加密算法是经过多路挑选器挑选针对某一段数据采纳哪种加密方法和密钥，然后对明文进行加密生成密文，多混沌图画加密算法结构如图1所示。多混沌图画加密算法涉及到流加密、分组加密及多路挑选器。
1．1流加密
流加密的密钥是使用两个不同的一维逐段性混沌映射x1（i+1）=F1（x1（i），p1），x2（i+1）=F2（x2（i），p2）来生成x1（i+1）和x2（i+1）两个拟混沌轨迹变量，然后使用非线性改换生成伪随机比特序列。选用的一维逐段性混沌映射如下：
1．2分组加密
1．3多路挑选器
多路挑选器是使用一个一维逐段性混沌映射x3（i+1）=F3（x3（i），p3）迭代屡次来生成一个混沌轨迹变量x3（i+1），然后依据式（7）来生成伪随机比特r，最终依据r来决议选用哪种加密算法，r=0时选用流加密，r=1时选用分组加密。
2体系的总体规划
选用TI公司的TMS320C6713DSP，该款DSP为高性能32位浮点型，其主频可到达300MHz，处理速度高达2400MIPS，片上共有264k×8位存储器，内置2个MCASP、2个MCBSP、2个I2C、1组GPIO、2个32位定时器、1个16位主机接口HPI和32位EMIF总线。选用Altera公司CycloneII系列的EP2C5FPGA，该款FPGA具有4608个逻辑单元，片上合计119808比特的RAM，2个高性能的锁相环，13个18×18的硬件乘法器以及具有142个用户可用的IO口。
体系的CCD摄像头直接与视频解码芯片SAA7111相连，SAA7111将收集到的模仿图画数据转化成RGB565格局的图画数据，FPGA将接收到的图画数据存入到SDRAM1，然后发送一个信号给DSP；FPGA一起检测DSP对SDRAM2的数据加密完了的标志信号，这时FPGA读取SDRAM2中的数据，将数字图画数据经过ADV7123转化模仿图画数据，经过VGA接口显现。当DSP得到FPGA发送过来中止信号后读取SDRAM1的图画数据，然后依据多混沌加密算法对其进行加密，然后将加密后的数据存储到SDRAM1中，一起发送一个加密完结的标志信号给FPGA。体系全体规划框图如图2所示。
2．1FPGA子体系规划
FPGA子体系需求完结的功用包含SAA7111的初始化、SDRAM接口操控以及VGA实时显现模块。
视频解码芯片SAA7111在体系的视频输入处理部分，需求对其进行合理的装备后，才干完结将模仿视频信号转化成相应格局的数字图画数据。SAA7111片内有32个操控寄存器，其间20个是可编程的，FPGA需经过I2C接口对其进行初始化，初始化流程图如图3所示。在对SAA7111进行装备时，首要时钟信号选用400kHz较为牢靠，其次是I2C总线的开端信号、中止信号和应对信号，再次是设置好SAA7111相应寄存器的数据。
SDRAM的首要任务是完结图画数据的存储及加密数据输出。FPGA操控SDRAM程序首要由指令状况机模块和数据传输2个子模块组成。体系上电时需有100-200μs的等待时间，然后FPGA对其进行初始化。在进行完初始化之后，便能够对SDRAM进行读写操控。对SDRAM进行读写操作时，需先激活要读写的行和列，才能够对相应的队伍进行数据读写，读写完结后FPGA将对SDRAM发生一个预充电的指令。
FPGA对SDRAM1和SDRAM2是采纳乒乓缓存的方法操控。假设这时FPGA对SDRAM1进行存储图画数据，写完数据后对SDRAM2进行读数据；当FPGA对SDRAM1写完数据后，DSP读取SDRAM1里的数据，加密后将数据存入SDRAM1；下一次便是FPGA对SDRAM2进行写数据，如此重复穿插进行操作。
VGA显现子模块首要是发生VGA时序操控信号，VGA时序操控信号首要包含RGB数据信号、行同步信号及场同步信号。
2．2DSP子体系规划
DSP子体系的首要作业是完结多混沌加密算法及对SDRAM数据的读写。多混沌图画加密算法在DSP中完结过程如下：
（1）对式（1）中xj（0）和pj（j=1，2，3）的体系参数进行初始化设置；
（2）为保证体系进入混沌状况，首要将Fj（xj（i），（pj）迭代256次得到x1（i）和x2（i），然后将其代入l=［x1（i）+x2（i）+p1+p2）×1015］mod256+1，得到F3（x3（i），p3）在第（3）步中需求迭代的次数，其间［y］表明对数据y进行下取整；
（3）持续迭代F1（x1（i），p1）和F2（x2（i），P2）并使用式（2）来生成密钥Si；一起将F3（x3（i），p3）迭代1次后，依据式（7）生成伪随机比特r，假如r=0，这时进入第（4）步流加密，不然进入第（5）步分组加密；
（4）将64bit的明文pi成8组（即pi=pi，0，pi，1，……，pi，7）与密钥Si进行异或操作，得到密文pi’=p’i，0，p’i，1，……，P’i，7，然后得到迭代次数1：
最终进入第（6）步；
（5）首要将明文分红8组得到pi=pi，0，pi，1，…，pi，7，然后将其依照式（4）、（5）、（6）进行改换，得到密文
，最终依据式（8）得到下一次F3（x3（i），p3）需迭代次数1，进入第（6）步；
（6）判别一帧的图画数据是否悉数加密，假如没有完结则进入第（3）步，不然就进入第（1）步。
3试验成果
为了验证体系的实时性和牢靠性，对其进行了3种试验：FPGA独自作业试验、DSP独自作业试验和体系正常运转的试验。第一种试验是查验FPGA对实时视频图画数据在SDRAM中的读写是否正确，试验成果如图4所示，从图4能够看出FPGA对实时视频图画的传输是正确的。第二个试验是DSP直接读入一幅图片对其进行加密，加密完后FPGA将其读出并显现出来，试验成果如图5所示。一起经过Matlab软件编程对该幅图片进行相同的加密，试验成果如图6所示。图6证明晰DSP对图画的加密是十分精确的。体系正常运转的试验成果如图7所示。
4结束语
体系规划充分运用了TMS320C6713是浮点型处理器及其强壮的运算才能等，一起结合了FPGA芯片对实时信号处理速度快等长处，使整个体系的规划具有很高的灵活性和更高的实时性。经过试验成果剖析证明：选用DSP+FPGA的规划方案能满意对视频图画数据进行快速加密的需求，一起也说明晰多混沌对视频传输具有较强的实时性和保密性等长处。
责任编辑：gt
