ARM,DSP,FPGA,CPLD,SOPC,SOC之间有什么差异和联络
arm是一种嵌入式芯片，比单片机功用强，能够针对需求增加外设。类似于通用cpu，可是不包含桌面核算机。
DSP首要用来核算，核算功用很强悍，一般嵌入式芯片用来操控，而DSP用来核算，比方一般手机有一个arm芯片，首要用来跑界面，运用程序，DSP或许有两个，adsp,mdsp，或一个，首要是加密解密，调制解调等。
FPGA和CPLD都是可编程逻辑器材，都能够用VHDL或verilog HDL来编程，一般CPLD运用乘积项技能，粒度粗些；FPGA运用查找表技能，粒度细些，适用触发器较多的逻辑。其实大都时分都疏忽它们的差异，
一般在规划ASIC芯片时要用FPGA验证，然后再把VHDL等程序映射为固定的地图，制造ASIC芯片，
在规划VHDL程序时，有或许要运用C仿真。
SOC便是单片体系，首要是器材太多规划杂乱，本钱高，牢靠性差等缺陷，所以单片体系是一个开展趋势。
SOPC便是可编程芯片体系，便是能够用FPGA/CPLD完结一个单片体系，比方altera的Nios软核处理器嵌入到StraTIx中。
ARM、DSP、FPGA的异同点
ARM （AdvancedRISCMachines）
是微处理器职业的一家知名企业，规划了许多高功用、廉价、耗能低的RISC处理器、相关技能及软件。ARM架构是面向低预算商场规划的第一款RISC微处理器，根本是32位单片机的职业规范，它供给一系列内核、体系扩展、微处理器和体系芯片计划，四个功用模块可供出产厂商依据不同用户的要求来装备出产。因为一切产品均选用一个通用的软件体系，所以相同的软件可在一切产品中运转。现在ARM在手持设备商场占有90以上的份额，能够有效地缩短运用程序开发与测验的时刻，也降低了研制费用。
DSP （digitalsignalprocessor）
是一种一起的微处理器，有自己的完好指令体系，是以数字信号来处理许多信息的器材。一个数字信号处理器在一块不大的芯片内包含有操控单元、运算单元、各种寄存器以及必定数量的存储单元等等，在其外围还能够衔接若干存储器，并能够与必定数量的外部设备相互通讯，有软、硬件的全面功用，自身便是一个微型核算机。DSP选用的是哈佛规划，即数据总线和地址总线分隔，使程序和数据别离存储在两个分隔的空间，答应取指令和履行指令彻底堆叠。也便是说在履行上一条指令的一起就可取出下一条指令，并进行译码，这大大的进步了微处理器的速度。别的还答应在程序空间和数据空间之间进行传输，因为增加了器材的灵敏性。其作业原理是接纳模仿信号，转换为0或1的数字信号，再对数字信号进行修正、删去、强化，并在其他体系芯片中把数字数据解译回模仿数据或实践环境格局。它不只具有可编程性，而且其实时运转速度可达每秒数以千万条杂乱指令程序，远远超越通用微处理器，是数字化电子世界中日益重要的电脑芯片。它的强壮数据处理才能和高运转速度，是最值得称道的两大特征。因为它运算才能很强，速度很快，体积很小，而且选用软件编程具有高度的灵敏性，因而为从事各种杂乱的运用供给了一条有效途径。
当然，与通用微处理器比较，DSP芯片的其他通用功用相对较弱些。
FPGA （FieldProgrammableGateArray）
FPGA是现场可编程门阵列的缩写，它是在PAL、GAL、PLD等可编程器材的基础上进一步开展的产品，是专用集成电路（ASIC）中集成度最高的一种。FPGA选用了逻辑单元阵列LCA（LogicCellArray）这样一个新概念，内部包含可装备逻辑模块CLB（ConfigurableLogicBlock）、输出输入模块IOB（InputOutputBlock）和内部连线（Interconnect）三个部分。用户可对FPGA内部的逻辑模块和I/O模块从头装备，以完结用户的逻辑。它还具有静态可重复编程和动态在体系重构的特性，使得硬件的功用能够像软件相同经过编程来修正。作为专用集成电路（ASIC）领域中的一种半定制电路，FPGA既处理了定制电路的缺乏，又克服了原有可编程器材门电路数有限的缺陷。能够毫不夸大的讲，FPGA能完结任何数字器材的功用，上至高功用CPU，下至简略的74电路，都能够用FPGA来完结。
FPGA好像一张白纸或是一堆积木，工程师能够经过传统的原理图输入法，或是硬件描绘言语自在的规划一个数字体系。经过软件仿真，咱们能够事前验证规划的正确性。在PCB完结今后，还能够运用FPGA的在线修正才能，随时修正规划而不用改动硬件电路。运用FPGA来开发数字电路，能够大大缩短规划时刻，削减PCB面积，进步体系的牢靠性。FPGA是由存放在片内RAM中的程序来设置其作业状况的，因而作业时需求对片内的RAM进行编程。用户能够依据不同的装备方式，选用不同的编程方法。加电时，FPGA芯片将EPROM中数据读入片内编程RAM中，装备完结后，FPGA进入作业状况。掉电后，FPGA康复成白片，内部逻辑关系消失，因而，FPGA能够重复运用。FPGA的编程无须专用的FPGA编程器，只须用通用的EPROM、PROM编程器即可。当需求修正FPGA功用时，只需换一片EPROM即可。这样，同一片FPGA，不同的编程数据，能够发生不同的电路功用。因而，FPGA的运用十分灵敏。能够说，FPGA芯片是小批量体系进步体系集成度、牢靠性的最佳挑选之一。现在FPGA的种类许多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。
ARM具有比较强的事务管理功用，能够用来跑界面以及运用程序等，其优势首要体现在操控方面。
DSP首要是用来核算的，比方进行加密解密、调制解调等，优势是强壮的数据处理才能和较高的运转速度。
FPGA能够用VHDL或verilogHDL来编程，灵敏性强，因为能够进行编程、除错、再编程和重复操作，因而能够充分地进行规划开发和验证。当电路有少数改动时，更能显示出FPGA的优势，其现场编程才能能够延伸产品在商场上的寿数，而这种才能能够用来进行体系升级或除错。
三种器材各有其优势，所以是谁也没有办法代替谁。首要的竞赛在FPGA与DSP，低端CPU之间打开。因为DSP和CPU都是专用集成电路，所以内部时钟频率能够做的很高，密度能够做的很高，特别是CPU，往往都代表了半导体的最新最高工艺。现在PC机上的CPU以GHz为计量单位，而FPGA根本500MHz就封顶了。
DSP是软件完结算法。FPGA是硬件完结算法，所以FPGA的处理速度会更高。FPGA比DSP快的一个重要原因是FPGA能够完结并行运算，而DSP因为硬件结构条件约束，首要仍是依托软件来提取指令履行，理解为仍是串行履行的！FPGA能够经过并行处理和流水线，到达比CPU和DSP更高的数据处理才能。而且现在FPGA也内嵌了DSP模块和CPU，能够规划成片上体系。关于对CPU要求不高的单板，只需运用FPGA内的CPU就能够了，不需求别的再贴块CPU芯片了。
FPGA与CPLD的差异
体系的比较,与我们同享：
虽然ＦＰＧＡ和ＣＰＬＤ都是可编程ＡＳＩＣ器材,有许多一起特色,但因为ＣＰＬＤ和ＦＰＧＡ结构上的差异,具有各自的特色:
①ＣＰＬＤ更适合完结各种算法和组合逻辑,ＦＰ ＧＡ更适合于完结时序逻辑。换句话说,ＦＰＧＡ更适合于触发器丰厚的结构,而ＣＰＬＤ更适合于触发器有限而乘积项丰厚的结构。
②ＣＰＬＤ的接连式布线结构决议了它的时序推迟是均匀的和可猜测的,而ＦＰＧＡ的分段式布线结构决议了其推迟的不行猜测性。
③在编程上ＦＰＧＡ比ＣＰＬＤ具有更大的灵敏性。ＣＰＬＤ经过修正具有固定内连电路的逻辑功用来编程,ＦＰＧＡ首要经过改动内部连线的布线来编程;ＦＰ ＧＡ可在逻辑门下编程,而ＣＰＬＤ是在逻辑块下编程。
④ＦＰＧＡ的集成度比ＣＰＬＤ高,具有更杂乱的布线结构和逻辑完结。
⑤ＣＰＬＤ比ＦＰＧＡ运用起来更便利。ＣＰＬＤ的编程选用Ｅ2ＰＲＯＭ或ＦＡＳＴＦＬＡＳＨ技能,无需外部存储器芯片,运用简略。而ＦＰＧＡ的编程信息需存放在外部存储器上,运用方法杂乱。
⑥ＣＰＬＤ的速度比ＦＰＧＡ快,而且具有较大的时刻可猜测性。这是因为ＦＰＧＡ是门级编程,而且ＣＬＢ之间选用分布式互联,而ＣＰＬＤ是逻辑块级编程,而且其逻辑块之间的互联是集总式的。
⑦在编程方法上,ＣＰＬＤ首要是依据Ｅ2ＰＲＯＭ或ＦＬＡＳＨ存储器编程,编程次数可达1万次,长处是体系断电时编程信息也不丢掉。ＣＰＬＤ又可分为在编程器上编程和在体系编程两类。ＦＰＧＡ大部分是依据ＳＲＡＭ编程,编程信息在体系断电时丢掉,每次上电时,需从器材外部将编程数据从头写入ＳＲＡＭ中。其长处是能够编程恣意次,可在作业中快速编程,然后完结板级和体系级的动态装备。
⑧ＣＰＬＤ保密性好,ＦＰＧＡ保密性差。
⑨一般情况下,ＣＰＬＤ的功耗要比ＦＰＧＡ大,且集成度越高越显着。
随著杂乱可编程逻辑器材(CPLD)密度的进步,数字器材规划人员在进行大型规划时,既灵敏又简略,而且产品能够很快进入商场。许多规划人员现已感遭到CPLD简略运用、时序可猜测和速度高级长处,但是,在曩昔因为遭到CPLD密度的约束,他们只好转向FPGA和ASIC。现在,规划人员能够体会到密度高达数十万门的CPLD所带来的长处。
CPLD结构在一个逻辑途径上选用1至16个乘积项,因而大型杂乱规划的运转速度能够猜测。因而,原有规划的运转能够猜测,也很牢靠,而且修正规划也很简略。CPLD在本质上很灵敏、时序简略、路由功用极好,用户能够改动他们的规划一起坚持引脚输出不变。与FPGA比较,CPLD的I/O更多,尺度更小。
现在,通讯体系运用许多规范,有必要依据客户的需求装备设备以支撑不同的规范。CPLD可让设备做出相应的调整以支撑多种协议,并随著规范和协议的演化而改动功用。这为体系规划人员带来很大的便利,因为在规范没有彻底老练之前他们就能够着手进行硬件规划,然后再修正代码以满意终究规范的要求。CPLD的速度和推迟特性比纯软件计划更好,它的NRE费用低于ASIC,更灵敏,产品也能够更快入市。CPLD可编程计划的长处如下：
●逻辑和存储器资源丰厚(Cypress Delta39K200的RAM超越480 Kb)
●带冗余路由资源的灵敏时序模型
●改动引脚输出很灵敏
●能够装在体系上后从头编程
●I/O数目多
●具有可确保功用的集成存储器操控逻辑
●供给单片CPLD和可编程PHY计划
因为有这些长处,规划建模本钱低,可在规划进程的任一阶段增加规划或改动引脚输出,能够很快上市
CPLD的结构
CPLD是归于粗粒结构的可编程逻辑器材。它具有丰厚的逻辑资源(即逻辑门与寄存器的份额高)和高度灵敏的路由资源。CPLD的路由是衔接在一起的,而FPGA的路由是分割开的。FPGA或许更灵敏,但包含许多跳线,因而速度较CPLD慢。
CPLD以群阵列（array of clusters）的方式摆放,由水平缓笔直路由通道衔接起来。这些路由通道把信号送到器材的引脚上或许传进来,而且把CPLD内部的逻辑群衔接起来。
